Guten Abend liebes Elektronikforum, habe mich heute das erste Mal hier registriert, hoffe also, dass das hier in dem Bereich richtig gepostet wurde.. Entschuldige mich auch schonmal für fehlerhafte Begriffe.. Das Problem ist folgendes: Als grobes Ziel habe ich mir vorgenommen, ein einfaches 4-Bit Rechenwerk zu bauen (vllt. auch 8-Bit später..). Hierzu wollte ich erstmal einen 4-Bit-Volladdierer bauen. Dieser verwendet Logikgatter aus der 74HC-Familie. Anhand des erstellten Schaltplanes (PDF oder PNG im Anhang) stellen sich mir nun zwei Fragen: Muss ich den Entkoppelkondensator (oben links, 100nf) nur vor die Spannungsversorgung setzen oder auch vor jedem Logikeingang am Gatter? Dann wären meine Kondensatoren nämlich gleich alle futsch.. Macht das überhaupt bei der kleinen Schaltung Sinn, welche einzusetzen? Zumal würde ich später wahrscheinlich keinen Taktgeber einsetzen mit einer Frequenz, die größer als 100Hz o.ä. ist (damit man noch schön sehen und nachvollziehen kann, wie gerechnet wird, wenn das Projekt überhaupt über ein Rechenwerk hinaus geht :D). Man muss ja schonmal alles richtig in Voraus planen, auch wenn meine Elektronik-Kenntnisse eher bescheiden sind.. Und wie sieht das eigtl. mit den drei Pulldown-Widerständen aus unten rechts beim Baustein (AND-ab-FA-1)? Kann ich die unteren drei Pins einfach miteinander verlöten und über einen gemeinsamen Pulldown-Widerstand auf ein Nullpotential bringen? Wie würde ich, falls möglich, den gemeinsamen Pulldown-Widerstand genau berechnen? Dann könnte ich nämlich zwei Widerstände sparen.. Das gleiche beim Baustein "XOR-ab-FA-1" und beim OR-Baustein. Zur Sicherheit nochmal die Abkürzungen auf'm Schaltplan: FA = Full Adder HA = Half Adder C = Carry Bei "HA_0_C0" also das erste Carry vom Halbaddierer 0 bzw. vom ersten Halbaddierer (ist hier auch nur ein Halbaddierer in der Schaltung). Danke schonmal im Voraus! :)
Angehängte Dateien:
:
Bearbeitet durch User
Entkoppelkondensator werdfen nur an die Spannungsversorgungseingänge gesetzt um Spannungseinbrüche beim Schalten der Gatter zu vermeiden. Janek P. schrieb: > Kann ich die unteren drei Pins einfach miteinander verlöten und über > einen gemeinsamen Pulldown-Widerstand auf ein Nullpotential bringen? Ja das geht problemlos.
Janek P. schrieb: > Muss ich den Entkoppelkondensator (oben links, 100nf) nur vor die > Spannungsversorgung setzen oder auch vor jedem Logikeingang am Gatter? Sinnvollerweise an die Spannungsversorgen jedes ICs einen. Dort, wo jetzt der 100n sitzt, kann man einen Elko - 10...100µF - verwenden. Bei einer langsamen, kombinatorischen Logik wie hier ist das aber weniger kritisch. Was sind das überhaupt für ICs? Davon hängt das auch ab, ebenso die Betrachtung mit den Pull-Widerständen. Janek P. schrieb: > Und wie sieht das eigtl. mit den drei Pulldown-Widerständen aus unten > rechts beim > Baustein (AND-ab-FA-1)? Wenn der Pin dauerhaft auf LOW sein soll, brauchst du nicht mal einen Widerstand, eine feste Verbindung nach LOW tut es auch. Der Widerstand hat den Vorteil, dass man ihn auslöten kann, falls man den Eingang später noch brauchen würde. Wenn man sich das offen halten will, dann muss jeder Pin einen eignen PD haben. Einen Maximalwert kann man berechnen, wenn man für den schlechtesten Fall (Hochtemperatur) den Eingangsleckstrom nimmt und dann schaut, dass bei diesem Strom noch immer sicher LOW (bzw. HIGH beim PullUp) erreicht wird. In der Praxis macht man das nur in Grenzfällen machen. 1k oder 10k oder eben 0Ω passt immer bei CMOS-ICs.
Zu spät gesehen: was sollen die 10k Widerstände (R1, R2, ...) am GND-Pin? Die gehören da keinesfalls hin!
HildeK schrieb: > Sinnvollerweise an die Spannungsversorgen jedes ICs einen. dazu schaut man sich optimal mal alte Computerplatinen an, dort sieht man es besser die blauen Kondensatoren an fast jedem IC http://appleclub.pl/wp-content/uploads/2018/04/DSCF4862.jpg die grünen Kondensatoren an fast jedem IC http://2.bp.blogspot.com/-10CfrDbvUmk/VjXQ45xbMsI/AAAAAAAAGm8/M9qCTHQz_Rk/s1600/2001%2Bboard%2Bbefore.jpg auch hier https://atariage.com/forums/uploads/monthly_09_2018/post-65925-0-60171700-1536515781.jpg
Hallo, danke schonmal für die ausführliche Antwort! :) Habe glaube ich mal gesehen, dass Leute an den GND-Pins bei Logikgattern einen Widerstand, z.B. 10k verwenden. Meine auch wegen Störanfälligkeit beim Schalten und dem Runterziehen des Potentials auf null, dass das der Grund war. Bin mir da aber nicht mehr so sicher.. MfG
Janek P. schrieb: > Habe glaube ich mal gesehen, > dass Leute an den GND-Pins bei Logikgattern einen Widerstand, > z.B. 10k verwenden. HildeK schrieb: > Die gehören da keinesfalls hin! !!! Evtl. haste das so ähnlich an nem Reset-Pin gesehen!?
Danke für die ausführlichen und vor allen Dingen schnellen Antworten! Somit wieder was neues, hilfreiches gelernt! :) Fasse das nochmal alles zusammen, damit ich jetzt letztendlich nicht falsch liege: * Alle unbenutzten Pins an den Gatter-Bausteinen kann ich miteinander verlöten und einfach mit GND verbinden / verlöten, ohne dass ein Pulldown-Widerstand (nicht zwingend) notwendig ist. * An jedem Vcc-Pin eines ICs muss ich einen Entkoppelkondensator (c.a. 100nf) an GND anschließen, um Leckströme und Störungen beim Schalten des ICs auszugleichen. * An die "Hauptversorgung" kann ich theoretisch auch noch einen 10µF - 100µF Elko anschließen. Das ist aber bei meiner Anwendung eher weniger nötig, weil diese voraussichtlich auf einer sehr niedrigen Frequenz (bis/um die 100Hz) laufen wird. * An die GND-Pins der Bausteine gehört absolut kein Widerstand. Mit diesen Regeln sollte die Schaltung dann optimal laufen, oder?
:
Bearbeitet durch User
Janek P. schrieb: > * Alle unbenutzten Pins an den Gatter-Bausteinen kann ich miteinander > verlöten und einfach mit GND verbinden / verlöten, > ohne dass ein Pulldown-Widerstand (nicht zwingend) notwendig ist. NUR die Eingänge! Warum.... (Ausgänge nirgends anschließen)
Janek P. schrieb: > * Alle unbenutzten Pins an den Gatter-Bausteinen kann ich miteinander > verlöten und einfach mit GND verbinden / verlöten, > ohne dass ein Pulldown-Widerstand (nicht zwingend) notwendig ist. Das ist nicht ganz richtig. Du muss das Eingangs-Pin mit dem Potential verbinden, wo es logisch irrelevant ist. Wenn du z.B. den offenen Eingang eines UND-Gatters mit GND verbindest, wird sein Ausgang immer LOW sein, das willst du nicht. Der gehört dann auf +5V. Unbenutzte LOW-aktive Reset-Pins gehören z.B. auch an +5V. Wichtig ist: niemals einen CMOS-Eingang offen lassen.
:
Bearbeitet durch User
Janek P. schrieb: > Fasse das nochmal alles zusammen, > damit ich jetzt letztendlich nicht falsch liege: > > * Alle unbenutzten Pins an den Gatter-Bausteinen kann ich miteinander > verlöten und einfach mit GND verbinden / verlöten, > ohne dass ein Pulldown-Widerstand (nicht zwingend) notwendig ist. Korrekt. > * An jedem Vcc-Pin eines ICs muss ich einen Entkoppelkondensator > (c.a. 100nf) an GND anschließen, > um Leckströme und Störungen beim Schalten des ICs auszugleichen. Ja, aber es geht nicht um Leckströme, sondern um den sehr kurzen erhöhten Strombedarf des IC beim jedem Signalwechsel - auch nur einem inneren Wechsel. > * An die "Hauptversorgung" kann ich theoretisch auch noch einen 10µF - > 100µF > Elko anschließen. > Das ist aber bei meiner Anwendung eher weniger nötig, > weil diese voraussichtlich auf einer sehr niedrigen Frequenz > (bis/um die 100Hz) laufen wird. Hängt auch von deiner Stromversorgung ab. > * An die GND-Pins der Bausteine gehört absolut kein Widerstand. Korrekt. Definitiv nicht! Man macht gelegentlich in Analogschaltungen in die VCC-Leitung ein RC-Glied für die Teile, die kleine Signal hoch verstärken. > Mit diesen Regeln sollte die Schaltung dann optimal laufen, oder? Tja, nachdem du auch auf meine Nachfrage noch nicht die verwendete Logikfamilie genannt hast und ich mir eine selber ausdenken muss: ja. Und auch nur, wenn die Logik richtig entwickelt und verdrahtet ist. Das will ich jetzt nicht durchackern.
HildeK schrieb: > ja, nachdem du auch auf meine Nachfrage noch nicht die verwendete > Logikfamilie genannt hast Janek P. schrieb: > Hierzu wollte ich erstmal einen 4-Bit-Volladdierer bauen. > Dieser verwendet Logikgatter aus der 74HC-Familie.
Sinus T. schrieb: > Janek P. schrieb: >> Hierzu wollte ich erstmal einen 4-Bit-Volladdierer bauen. >> Dieser verwendet Logikgatter aus der 74HC-Familie. Danke. Wer lesen kann ...
Perfekt! :) Werde die Logik gleich nochmal auf simulator.io übertragen und testen, sollte aber theoretisch alles funzen, nachdem ich alles nochmal durchgegangen bin. Sorry, Logikfamilie ist die 74HC-Familie, hatte ich oben aber eigtl. geschrieben :D
Janek P. schrieb: > Logikfamilie ist die 74HC-Familie, > hatte ich oben aber eigtl. geschrieben :D Ja, hast du - sorry. Ich hab mich wohl durch deine speziellen Symbole durcheinanderbringen lassen und zudem nicht richtig gelesen ...
HildeK schrieb: > Janek P. schrieb: >> Logikfamilie ist die 74HC-Familie, >> hatte ich oben aber eigtl. geschrieben :D > > Ja, hast du - sorry. > Ich hab mich wohl durch deine speziellen Symbole durcheinanderbringen > lassen und zudem nicht richtig gelesen ... Alles gut, danke allen nochmal für die ausführliche Hilfe! Wünsche einen schönen Abend! :)
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.