Bruno K. schrieb:
> Geht das auch in einer Art Loop?
Ja. Das geht auch.
Du musst einfach nur den Pseudocode als VHDL code hinschreiben. Es ist
übrigens egal, ob du die Schleife "verkehrt herum" laufen lässt. Oder ob
du deinen Code so schreibst:
1 | tbuf(6) <= tbuf(5) and qbuf(5);
|
2 | tbuf(7) <= tbuf(6) and qbuf(6);
|
3 | tbuf(8) <= tbuf(7) and qbuf(7);
|
4 | tbuf(9) <= tbuf(8) and qbuf(8);
|
5 | tbuf(1) <= tbuf(0) and qbuf(0);
|
6 | tbuf(2) <= tbuf(1) and qbuf(1);
|
7 | tbuf(3) <= tbuf(2) and qbuf(2);
|
8 | tbuf(4) <= tbuf(3) and qbuf(3);
|
9 | tbuf(5) <= tbuf(4) and qbuf(4);
|
10 | tbuf(0) <= en;
|
Robert P. schrieb:
> Warum nicht gleich so?
> tbuf <= (tbuf(8 downto 0) and qbuf(8 downto 0) & en
Mit der richtigen Klammerung samt fehlendem Strichpunkt wäre das mein
Stil. Und wenn man dann noch davon ausgeht, dass der qbuf eh' ein 8-Bit
Vektor ist, dann käme sowas dabei heraus:
1 | tbuf <= (tbuf(8 downto 0) and qbuf) & en;
|