Man kann das natürlich auch mit einem FIFO-IP machen. Das hat allerdings
zwei "Nachteile":
- Du solltest dir die Doku dazu sehr genau anschauen. Du musst sicher
gehen, ob sich das Almost-Empty-Flag gerade auch in Edgecases so
verhält, wie du es gerne hättest, sonst handelst du dir unter Umständen
Latenzen oder Jitter ein. (Vllt auch nicht, ist mir ehrlich gesagt zu
doof, das jetzt für den Fall nachzuschauen).
- Meiner Erfahrung nach funktionieren die Almost-xxx-Flags in den
Xilinx-FIFO-IPs nicht zuverlässig. Keine Ahnung warum, aber wir hatten
hier schon mehrfach den Fall, dass die Flags nicht dazu zu bringen waren
in einem sonst funktionierenden Design irgendetwas zu tun.
Daher die Frage, warum sollte man sich das mit dem FIFO antun, wenn das
Shiftregister exakt das tut, was man will?