Hallo zusammen, folgendes IC(ADC): https://www.analog.com/media/en/technical-documentation/data-sheets/LTM9011-14-9010-14-9009-14.pdf Ich habe die Aufgabe einen Test zu entwickeln mit dem wir eine Aussage ueber die Funktion und Qualitaet der Umwandlung zu treffen. Hier meine Fragen: 1. Was wird mit dem sogenannten "ADC Pattern Test" getestet? 2. Wie aussagekraeftig ist der Test bezogen auf Funktion der ADC und die Qualitaet der Umwandlung? Gruess & Danke ADCTester
NewADCTester schrieb: > Was wird mit dem sogenannten "ADC Pattern Test" getestet? Wenn du das digital output test pattern meinst, dann ist dafür gedacht die Verbindung zwischen ADC und FPGA zu testen. Das hat mit den Analogeingängen des ADCs nix zu tun. Tja wie testet man einen ADC? Mit einer sehr sauberen Sinusquelle. Und man kann das Rauschen messen bei Gleichspannung oder kurzgeschlossenem Eingang.
Gustl B. schrieb: > Wenn du das digital output test pattern meinst, dann ist dafür gedacht > die Verbindung zwischen ADC und FPGA zu testen. Das hat mit den > Analogeingängen des ADCs nix zu tun. ==> genau das meine ich. Danke fuer deine Antwort. > Tja wie testet man einen ADC? > Mit einer sehr sauberen Sinusquelle. Und man kann das Rauschen messen > bei Gleichspannung oder kurzgeschlossenem Eingang. ==> Waere es moeglich einwenig genauer zu sein? ==> Linearitaet, Gain usw. sind es nicht wichtig? Gruess & Danke ADCTester
NewADCTester schrieb: > folgendes IC(ADC): Welches? Das verlinkte Datenblatt beschreibt eine ganze Gruppe on ADCs, i.e. LTM9009, LTM9010 und LTM9011. Aber was hat der genaue Typ mit deiner doch sehr allgemeinen Frage zu tun? > 1. Was wird mit dem sogenannten "ADC Pattern Test" getestet? Das könntest du denjenigen Frage, der dir die Aufgabe gegeben hat. Ansonsten gibt es von den Herstellern Application Notes über die Charakterisierung von ADCs, z.B. https://www.nxp.com/docs/en/application-note/AN2438.pdf
Das Datenblatt sagt wenig aus "Digital Output Test Pattern To allow in-circuit testing of the digital interface to the A/D, there is a test mode that forces the A/D data outputs (D13-D0) of all channels to known values. The digital output test patterns are enabled by serially programming mode control registers A3 and A4. When enabled, the test patterns override all other formatting modes: 2’s comple-ment and randomizer." https://www.analog.com/media/en/dsp-documentation/evaluation-kit-manuals/dc1751afc.pdf zum Demo-Board gibt es eine Software Test Pattern: Selects Digital Output Test Patterns. The desired test pattern can be entered into the text boxes provided." Das scheint keine große Sache zu sein, die "known values" muss man anscheinend selbst vorgeben.
Wolfgang schrieb: > Welches? > Das verlinkte Datenblatt beschreibt eine ganze Gruppe on ADCs, i.e. > LTM9009, LTM9010 und LTM9011. > Aber was hat der genaue Typ mit deiner doch sehr allgemeinen Frage zu LTM9010-14 ist es :-) Sory.
NewADCTester schrieb: > ==> Waere es moeglich einwenig genauer zu sein? > > ==> Linearitaet, Gain usw. sind es nicht wichtig? Da bin ich selber kein Profi. Mit einem sauberen Sinus kann man wohl die SINAD und THD bestimmen. Mit sauberer Gleichspannung oer kurzgeschlossenen Eingängen die ENOB und den Noise. Kann mich da aber auch irren, ich habe das noch nie korrekt gemacht weil mir saubere Sinusquellen fehlen.
Christoph db1uq K. schrieb: > Das Datenblatt sagt wenig aus > "Digital Output Test Pattern To allow in-circuit testing of the > digital interface to the A/D, there is a test mode that forces the > A/D data outputs (D13-D0) of all channels to known values. The > digital output test patterns are enabled by serially programming mode > control registers A3 and A4. When enabled, the test patterns override > all other formatting modes: 2’s comple-ment and randomizer." > > https://www.analog.com/media/en/dsp-documentation/evaluation-kit-manuals/dc1751afc.pdf > zum Demo-Board gibt es eine Software > Test Pattern: Selects Digital Output Test Patterns. The desired > test pattern can be entered into the text boxes provided." > > Das scheint keine große Sache zu sein, die "known values" muss man > anscheinend selbst vorgeben. Hi Christoph, ich habe einen Program mit dem ich die Pattern erzeuge. Aber reicht es aus um eine Aussage zu treffen dass der ADC funktioniert und um die Qualitaet der Umwandlung zu beurteilen?? Anscheinend nicht da wie oben beschrieben nur der digitale Teil zw. ADC und FPGA getestet wird. Wie ich das verstehe mit dem "Digital Output Test Pattern" wird hoch und runter geschaltet(0 und 1 gesetzt) und am Ausgang in FPGA werden die gezaehlt.
NewADCTester schrieb: > Aber reicht es aus um eine Aussage zu treffen dass der ADC funktioniert Teilweise. Wenn du das Pattern empfangen kannst, dann funktioniert zumindest der ADC-Teil der mit der Ausgabe der Daten zu tun hat. NewADCTester schrieb: > um die Qualitaet der Umwandlung zu beurteilen? Nein.
Gustl B. schrieb: > Mit sauberer Gleichspannung oer > kurzgeschlossenen Eingängen die ENOB und den Noise. Die ENOB bestimmt man rechnerisch aus dem SNR (bzw. SINAD), d.h. das beruht meist auch auf einer Messung mit einem full scale sinus am Einang des ADCs gemessen. @TO: die Hersteller beschreiben meist ganz gut, wie sie ihre ADCs charakterisieren/testen. Oben war schon ein Link zu NXP, hier noch einer zu Analog Devices (speziell für deren high speed ADCs) https://www.analog.com/media/en/technical-documentation/application-notes/AN-835.pdf
NewADCTester schrieb: > um die Qualitaet der Umwandlung zu beurteilen? Wir haben das (vor langer Zeit) mal gemacht. Du brauchst: - eine Signalquelle, deren Daten deutlich besser sind, als der AD laut Spezifikation können muss - einen 'perfekten' Taktgenerator, der sehr jitterarm und stabil sein muss. Qualitätsmängel in beiden gehen negativ in das Ergebnis ein. Wir haben dann mit einem Logikanalyser Daten aufgenommen und in Mathcad (?) die FFT berechnet. Daraus lassen sich z.B. die effektive Auflösung bestimmen, Nichtlinearitäten u.a. sieht man an den Harmonischen. Details sind leider zu lange her ...
Wir haben dieses ADC Modul auch im Einsatz. Die Pattern sind ausschließlich zur Beurteilung der digitalen Verbindung zwischen ADC und FPGA sinnvoll. Man kann das auch zum "Training" der Input Delays an den ISERDES benutzen.
Christian R. schrieb: > Wir haben dieses ADC Modul auch im Einsatz. Die Pattern sind > ausschließlich zur Beurteilung der digitalen Verbindung zwischen ADC und > FPGA sinnvoll. > Man kann das auch zum "Training" der Input Delays an den ISERDES > benutzen. Hi Christian, welche Messungen macht Ihr denn bei der Produktion/Endtest eure Geraete?
Ganz am Ende testen wir nach DIN EN 12668-1 und DIN EN ISO 18563-1. Die Diskussion um ENOB, SNR usw ist doch rein akademisch, vor so einen ADC kommt ja in der Regel noch jede Menge Verstärker Kram und der beeinflusst die Kennwerte viel mehr als so ein Bolide von ADC. Bau doch mal einen Vorverstärker mit sagen wir 0...80dB Verstärkung und 40Mhz Bandbreite der weniger SNR hat als der ADC ;)
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.