GD32VF103CBT6

[RISC^ (Gast)]

Ich habe 2 Longan Nano Boards da und habe 3 Stück GD32VF103CBT6 von TME 
geliefert bekommen..fehlt noch ein passender JTAG Debugger.


Hatte schon mal Jemand das Ding hier:

https://de.aliexpress.com/item/4000042458146.html

bzw.

https://www.seeedstudio.com/Sipeed-USB-JTAG-TTL-RISC-V-Debugger-p-2910.html

..in den Fingern und hat Erfahrungen damit?

[Tom F. (Gast)]

Da ist ein FT2232D drin.

Wäre da ein FT2232H nicht besser, oder merkt man die geringere Latenz 
von USB-Highspeed nicht?

[S.P. (Gast)]

Die H-Typen sind definitiv besser. Es gibt auch eine einkanalige 
Version, hier als Breakout Board:

https://de.aliexpress.com/item/32814913865.html?spm=a2g0x.12010615.8148356.1.2f7835f8mYYp62

[S.P. (Gast)]

Hier noch die Konfiguration mit der ich das vor einiger Zeit mal zum 
Laufen gebracht hatte.

[RISC^ (Gast)]

S.P. schrieb:
> Hier noch die Konfiguration mit der ich das vor einiger Zeit mal
> zum
> Laufen gebracht hatte.

Oh Dankeschön!
Ich werde mal mein Glück damit versuchen.

RISC^

[temp (Gast)]

Sollte doch auch mit einem j-link gehen, mit oder ohne Segger EmStudio 
für Risc-V.

[Johannes S. (Gast)]

was haben die RISC-V eigentlich als Debugengine drin? Die ARM Coresight 
Komponenten werden es doch nicht sein, oder doch?

[Til S. (Firma: SEGGER) (til_s)]

Ne, das ist was eigenes von RISC-V, bzw. gibt es da mehrere Versionen:

https://www.segger.com/products/debug-probes/j-link/technology/cpus-and-devices/risc-v-support/

J-Link supports the following RISC-V debug architectures:

Official RISC-V debug spec. 0.11
Official RISC-V debug spec. 0.13
RISC-V behind a DAP

https://riscv.org/wp-content/uploads/2019/03/riscv-debug-release.pdf

[temp (Gast)]

In der Liste der vom j-link supporteden Devices ist der GD32VF103CBT6 
dabei. Danke Segger.

[Til S. (Firma: SEGGER) (til_s)]

temp schrieb:
> Danke Segger.

Gern geschehen ;-). Embedded Studio und embOS Support gibt es auch 
schon:
https://www.segger.com/products/rtos/embos/supported-cores-compiler/sifive/risc-v/embos-riscv-es/

[temp (Gast)]

Nur blöd das bei den RiscV Controllern so etwas wie swd nicht geht. Ich 
fand das sehr praktisch mit 3-4 Leitungen auszukommen. Bei RiscV ist nun 
leider wieder ein "Kabelbaum" nötig und das ist Sch...

[Stefan B. (stefanbr)]

temp schrieb:
> Nur blöd das bei den RiscV Controllern so etwas wie swd nicht geht. Ich
> fand das sehr praktisch mit 3-4 Leitungen auszukommen. Bei RiscV ist nun
> leider wieder ein "Kabelbaum" nötig und das ist Sch...

Das ist so inkorrekt. Die Debug-Spezifikation listet neben dem 10-pin 
und 20-pin MIPI Verbinder auch explizit cJTAG, was mit 2 Leitungen 
auskommt. Prinzipiell ließe sich auch ein anderer Transport verwenden, 
z.B. UART oder I2C, da das DTM (Debug Transport Module) eine unabhängige 
Komponente ist.

[Kalender Kalender (Gast)]

Stefan B. schrieb:
> Das ist so inkorrekt.

Kaum 1.5 Jahre später?