VHDL: auf steigende und fallende Flanke reagieren

[Sebastian (Gast)]

Hallo,

ich lese desöfteren, dass es nicht möglich ist einen Prozess zu 
erstellen, der auf beide Flanken reagiert.

Nun gibt es da ja die Sensitiviätsliste, in welche man Signalnamen 
reinschreiben kann. Der entsprechende Prozess wird immer dann 
aufgerufen, wenn sich ein Signal der Sensitivitätsliste ändert. Wenn ich 
also nur das gewünschte Signal (z.B. den Clock) in die Sens Liste packe 
und in meinen Prozess dann zwei Zweige einbaue (if ... '1' / if ... 
'0'), dann habe ich doch einen Prozess, der auf beide Flanken reagiert?

Wahrscheinlich ist das eine schlechte Idee, denn sonst wäre das schon 
als Lösung für all die Fragen gekommen. Ich durchscheu nur nicht, warum 
das eine schlechte "Lösung" ist.

Wer kann mir auf die Sprünge helfen?

[jope (Gast)]

>ich lese desöfteren, dass es nicht möglich ist einen Prozess zu
>erstellen, der auf beide Flanken reagiert.

Erstellen kannst Du ihn schon, nur macht das wenig Sinn, wenn Du das 
synthetisieren willst.

[Forist (Gast)]

Sebastian schrieb:
> Wer kann mir auf die Sprünge helfen?

Was hat deine Frage jetzt mit Fragen rund um Mikrocontroller und 
sonstige digitale Elektronik zu tun?
Probier's doch mal eher in der VHDL-Ecke, wo es u.a. genau um Fragen zur 
Anwendung von VHDL geht.
https://www.mikrocontroller.net/forum/fpga-vhdl-cpld

[Sebastian (Gast)]

Du hast natürlich völlig Recht, bin im falschen Forum gelandet! Sorry! 
Kann ein Admin das verschieben, bitte?