Hallo zusammen, eine Frage: Es gibt die Regel, dass der Layeraufbau eine Symmetrie zum Platinenkern aufweisen soll, um das Wölben oder Verbiegen der Platine durch asymmetrisch auftretende mechanische Spannungen zu vermeiden. Wie "streng" ist diese Regel einzuhalten? Ich erstelle eine 8-lagige Platine. Ist die Symmetrieanforderung bereits verletzt, wenn beispielsweise die zu einer Masselage symmetrische Lage in der Mitte unterbrochen ist? Sie hätte also eine Kupferbedeckung nahe 100%, aber großräumig auftretende Zugspannungen können logischerweise nicht über den Spalt hinweg wirken. Layouttechnisch wäre das sinnvoll, weil ich in unterschiedlichen Bereichen der Platine unterschiedliche Versorgungsspannungen (bzw. in manchen auch gar keine) brauche. Oder: ist es o.k., eine zur Masselage symmetrische Lage zum Routen vieler einzelner Signale zu verwenden, wenn alle ungenutzten Flächen mit Masseflächen ausgefüllt werden und die Gesamtbedeckung hoch ist? Grüße!
Unterm Strich kann dir das nur der Leiterplattenhersteller beantworten. Grundsätzlich ist Symmetrie bei den Schichtdicken/-materialien tendenziell wichtiger als Symmetrie beim Kupfer. Im Zweifel würde ich aber auch das Kupfer symmetrisch halten. Aber wenn die einzige Asymmetrie nur ein Schlitz ist, dann wird das keinerlei Probleme machen. Die Kupfermenge in symmetrischen Lagen sollte halt so ganz grob gleich sein. Kommt natürlich auch auf die Platinendicke an, aber da muss das Kupfer schon extrem asymmetrisch sein damit das vielleicht Probleme macht.
Wenn es nur ein paar Schlitze sind würde ich mir da keine Gedanken drum machen.
Okay danke euch beiden! Dann gehe ich mit dem Thema erst mal etwas entspannter um, achte auf ungefähr gleiche Kupferbedeckung und bitte am Ende die Firma, nochmal drüberzuschauen, ob es passt.
Vorticon X. schrieb: > ist es o.k. Es geht um den Kupferfüllgrad. Typischerweise liegen Masseflächen (und sonstige) bei 90%, Signallagen eher bei 20..30 %. Das sollte man als Asymmetrie vermeiden, auf ein paar % kommt es aber nicht an. Im Notfall kann man Signallagen auf 80..90 % auffüllen, aber dabei muss man die elektrischen Einflüsse beachten, zweckmässig ist Füllen mit Mustern, die keine grössere geschlossene Fläche ergeben, z.B. ein negatives Gitter. Vorticon X. schrieb: > großräumig auftretende Zugspannungen können logischerweise > nicht über den Spalt hinweg wirken Die Spannungen treten lokal auf, Unterbrechungen in der Fläche haben da keinen Einfluss. Georg
Da kannst du entspannter herangehen. Ich achte meiste auf einen ähnlichen Füllgrad (Abweichung von mehreren % sind ok). Bei Flächen schaue ich, dass die in etwa übereinander liegen. Also wenn du irgendwo eine etwas größere Fläche hast, dann darüber in etwa die gleiche Fläche auf einer sym. Lage. Bin damit bislang gut gefahren. Ich mache Layouts mit großflächigen FPGAs wo die Planarität wichtig ist.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.