Moin. Ich habe mal eine Frage zu CMOS-Komplexgattern. Ich hatte diese vor knapp zwei Jahren in der Uni und meine mich an folgendes erinnern zu können: Wenn ich eine Logikfunktion als CMOS-Komplexgatter realisiere, dann sorgt der P-Pfad (mit den P-Kanal MOSFETS) für die Einsen der Funktion und der N-Pfad für die Nullen. Um nun eine gegeben Funktion möglichst einfach zu realisieren, haben wir die Einsen über den P-Pfad realisiert und nun konnte man, ohne groß nachdenken zu müssen, die Schaltung ein mal komplett invertiert im N-Pfad nachbauen und hat so direkt die Nullen der Funktion realisiert. Mit invertieren meine ich hierbei, dass aus allen Reihenschaltungen von P-Kanal Transistoren im P-Pfad nun Parallelschaltungen wurden und umgekehrt. Ist das so korrekt? Weil, wenn ich mir z.B. ein XOR in CMOS angucke, dann ist es nicht so, dass aus Parallelschaltungen nun Reihenschaltungen und aus Reihenschaltungen nun Parallelschaltungen werden. Gilt das nur für komplexere Logikfunktionen? Oder könnte man ein XOR auch nach obigem Prinzip aufbauen? Vielen Dank!
:
Verschoben durch Admin
Marc schrieb: > Gilt das nur für komplexere Logikfunktionen? Eher nur für einfache, NOT, NAND, NOR. Ein XOR, wenn man es nur aus NAND und NOR aufbaut, ist aufwändig. Die Realisation die du gesehen hast, ist eine Vereinfachung. Dafür muss man halt den stumpf stupiden Entwurfspfad, den du beschrieben hast, verlassen.
CMOS erlaubt weit kreativere Lösungen als TTL. So findet man neben klassischen Gatterstrukturen oft auch Transmission Gates und ähnliche Konstruktionen. Eine der CMOS Implementierungen von XOR: https://en.wikipedia.org/wiki/XOR_gate#Pass-gate-logic_wiring
:
Bearbeitet durch User
Marc schrieb: > Ist das so korrekt? Ja das ist korrekt. Der Grund ist einfach darin zu sehen, dass die n-Kanal-Technik eine Inversion auf der Ebene 1 vorzieht, nämlich von Funktion auf Logik. Um diese zu kompensieren, muss auch die Ebene 2 invertiert werden, nämlich von Logik auf Physik. In der Formelsprache wird dies durch einmal einen Überstrich über invertierten Variablen einmal einen Strich unter derselben symbolisiert. Gemäss den Logikregeln zur Auflösung von Inversionen über einer Klammer, wie z.B. NOT (A AND B) folgt (NOT A) OR (NOT B). Damit ist eine Schaltung, die eine logische- oder eine physische Inversion durchführt, völlig equivalent zu ihrem Komplement und invertiert die Funktion auch einmalig. Dass man parallel beide nutzt, hat die beschriebenen Gründe, weil P eben die 1 gut schaltet, während N die Null gut schaltet. Bei der reinen P-Kanal-Technik hat man nur einen Pfad. Dort werden solche Umformungen intensiv genutzt, um die gewünschte Schaltfunktion zu erzielen. Die Umformung geht logischerweise auch mehrstufig, also für verkettete Funktionen wie: E = NOT (A AND ( (NOT B) OR C)). Aus dem Vergleich der logischen und funktionellen Struktur, kann man die physische für den p-Kanal direkt hinmalen.
Naja, da haben die Logiktheoretiker ganze Arbeit geleistet und den Studenten wieder mal theoretische Flausen ins Gehirn gesetzt. Weil "schnell" geht nur, wenn es fuer jeden p-FET auch einen komplementaeren n-FET gibt. Ansonsten hat man eine zwar theoretisch minimale aber eber troedelige Logik. Und die will heute wirklich keiner mehr.
oerks schrieb: > Naja, da haben die Logiktheoretiker ganze Arbeit geleistet > und den Studenten wieder mal theoretische Flausen ins Gehirn > gesetzt. Der TE fragte ausdrücklich nach einer Bestätigung seiner Annahme und "theoretisch" ist hier maximal die Beschreibung des Sachverhaltes. Dieser ist nämlich mehr als praktisch, da er ständig vorkommt, sobald man nämlich Elektronik um seine Logik herum bauen muss und den Pfad der reinen Beschreibung verlässt. Das Thema schnelle und langsame Technologien ist nochmals ein ganz anderes. CMOS ist diesbezüglich bei Weitem nicht die ultima ratio und auch Silizum ist es nicht, in welchem CMOS-Technik meist gefertigt ist. Uach die für die erwähnten n-Kanal-Transistoren öfters genutzte drive-in-diffusion ist nicht die Technik, mit der man die schnellst möglichen schaltenden Gatter hinbekommt.
da ein paar Bildchen zum Thema: http://cmosedu.com/jbaker/courses/ee421L/f13/students/adamsk5/lab6/lab6.htm
Hübsch, nur sind die Simulationen, die er bringt, sehr theoretischer Natur. Wir hatten das seinerseit auch im Studium, ich erinnere mich aber an die hSPICE- und GAUSS-Diagramme, die den analogen Verlauf der Ströme und Ladungen in den Strukturen zeigten und die sahen doch deutlich anders aus. Man tat sich schwer, überhaupt eine Flanke zu erkennen. Der Übergangsbereich zwischen den Schaltvorgängen war recht verzerrt, sobald nämlich zusätzlich zu einem- auch der andere Transi anfing, zu leiten. Der zog sofort die loakel Ladung an sich und damit die des ersten in den Keller. Gab eher ein Treppenverhalten, als eine Linie und das wollte man nicht im Hysterepunkt der Folgeschaltung haben.
> Man tat sich schwer, überhaupt eine Flanke zu erkennen. Mein Reden. > nämlich mehr als praktisch Schwaetzer!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.