Hallo, ich werde mich demnächst an meiner erste 6-lagige Platine versuchen. Meine Frage klingt vielleicht etwas seltsam: Der Standardlagenaufbau besteht ja aus 4 "Signallagen" und 2 Powerlagen. Jetzt frage ich mich, ob man bei Multicircuit-Board oder Eurocircuit auch die Lagen, die eigentlich als Powerplane vorgesehen sind, ganz normal nutzen kann oder ob das immer eine durchgängige Kupferfläche sind? Ich würde ehrlich gesagt gerne selber auf jeder Lage bestimmen können, ob ich Signale oder wirklich Powerflächen mache. Viele Grüße Stefan
Stefan I. schrieb: > Ich würde ehrlich gesagt gerne selber auf jeder Lage bestimmen können, > ob ich Signale oder wirklich Powerflächen mache. Eigentlich bestimmst Du das. /regards
Stefan I. schrieb: > oder ob das immer eine durchgängige Kupferfläche > sind? Na ganz durchgängig kann sie nicht sein, denn um die Bohrungen, die auf andere Lagen gehen, musst Du natürlich einen Ring freilassen. Normal macht das aber Dein E-CAD automatisch für Dich. Normalerweise bestimmst Du welche Lage wofür gedacht ist. Es ist auch nicht unüblich eine Lage aufzuteilen, z.B. in Digital-Vcc unterhalb des Mikrocontrollers und Analog-Vcc unterhalb von Analog-ICs.
:
Bearbeitet durch User
Ausserdem gibt es DEN Standardlagenaufbau nicht. Was es gibt sind verschiedene Basismaterial- und Prepregstärken. Aus denen muss man sich selbst einen Lagenaufbau zusammenzaubern oder, wenn einem die Lagenabstände Wurst sind, vom Fertiger erstellen lassen. Der wird dann vermutlich einen Lagenaufbau wählen, der zwischen 2 Kupferschichten 2 - 3 Prepregs hat und entsprechend Laminat nutzen um deine LP Dicke realisieren zu können. Wie du die Lagen verwendest ist ganz allein deine Verantwortung. Du solltest aber einen Unsymmetrischen Aufbau vermeiden. d.h. nicht (bei einem 6 Lagen board) Lage 1-3 Signale, dann 2 Versorgungslagen und am Ende noch eine Signallage. Denn solch eine Platine kann, insbesondere wenn sie größer ist, schnell krumm werden wie ein Kartoffelchip, insbesondere nach dem Löten, je nach Verfahren.
Es kann schon mal vorkommen, dass der Hersteller fragt ob er ungenutzte Flächen mit Kupfer füllen darf. Wenn er z.B. die Möglichkeit sieht, dass sich die Platine verbiegen könnte weil sie sich thermisch nicht gleichmäßig darstellt. Aber ob ich jetzt eine Lage als Power Plane benutze oder nicht... also die Freiheit kann dir grundsätzlich keiner nehmen. Irgendwie ergibt sich das aber meistens auch zwangsläufig. Gruß
Tobi schrieb: > Es kann schon mal vorkommen, dass der Hersteller fragt ob er ungenutzte > Flächen mit Kupfer füllen darf. Das wäre mir neu. Auf dem Nutzenrand ja, aber nicht innerhalb der Platine. Nicht angebundenes Kupfer wirkt immer als Koppelkapazität. Das einzige, was gemacht wird, ist dass in größeren Flächen kleine Löcher gemacht werden, wegen UL.
Christian B. schrieb: > Das > einzige, was gemacht wird, ist dass in größeren Flächen kleine Löcher > gemacht werden, wegen UL. Es gibt auch die umgekehrte Möglichkeit: statt durchgehender Kupferflächen Füllen mit Mustern, z.B. runden oder rechteckigen Pads zur Angleichung des Füllgrades, aber in jedem Fall müsste das der Hersteller mit dem Kunden absprechen. Georg
Dem Hersteller ist es völlig egal, was du auf den Kupferlagen machst. Das kannst du machen wie du willst. kleiner Hinweis: Es bietet sich an auf eine gewisse Symmetrie bezüglich des Kupferfüllgrades zu achten, damit sich die Leiterplatte später nicht verbiegt und schön planar bleibt.
Christian B. schrieb: > Das > einzige, was gemacht wird, ist dass in größeren Flächen kleine Löcher > gemacht werden, wegen UL. Wegen UL? Der Norm / Zulassung? Das wäre mir neu... Das ganze nennt sich "Bimetalleffekt", den es hier zu verhindern gilt. Bei wirklich ungünstigen Konstellationen im Lagenaufbau und der Kupferverteilung kann es dazu kommen. Sehr nervig vor allem dann, wenn hohe Ansprüche an die mechanischen Maße und Toleranzen der LP gestellt werden. Eine der Abstellmaßnahmen ist eben das Aufrastern (meshing) der Kupferflächen.
nur ich schrieb: > Wegen UL? Der Norm / Zulassung? Das wäre mir neu... Dann hast du heute was gelernt. und das am Freitag! Ich kann dir den genauen Punkt nicht sagen, aber ich weiß, dass aller 25 - 50mm² imho ein kleines Loch in eine Kupferfläche muss, damit das Laminat darunter im Brandfall ausgasen kann.
Christian B. schrieb: > ich weiß, dass aller 25 - 50mm² imho ein > kleines Loch in eine Kupferfläche muss, damit das Laminat darunter im > Brandfall ausgasen kann. Auf Innenlagen?? Davon habe ich nach Hunderten von Layouts und nach Millionen gefertigter Leiterplatten noch nie was gehört. Muss ich halt im Alter noch was dazulernen. Georg
Naja, der Fall ist ja auch sehr selten. Finde mal eine Platine, die auf dieser Fläche nicht ein Via hat. Ich bin mir aber sicher, dass das bei den Testplatinen fürs UL so gemacht wurde und wir auch in Kundendesigns mittels Script solche Löcher automatisch im Genesis haben einbauen lassen. Weil mich das interessiert hat, hab ich nachgefragt. Das ist jetzt schon ein paar Jahre her aber ich bezweifle etwas, dass sich da groß was geändert hat. Andererseits hast du ja auch noch nichts von Insekten im Prepreg gehört. p.s.: Auf Innenlagen wenn darunter noch etwas kommt. Obs auch beim Kernlaminat gemacht wird kann ich nicht mehr sagen. Das ist dann doch zu lange her
:
Bearbeitet durch User
Christian B. schrieb: > nur ich schrieb: >> Wegen UL? Der Norm / Zulassung? Das wäre mir neu... > > Dann hast du heute was gelernt. und das am Freitag! Ich kann dir den > genauen Punkt nicht sagen, aber ich weiß, dass aller 25 - 50mm² imho ein > kleines Loch in eine Kupferfläche muss, damit das Laminat darunter im > Brandfall ausgasen kann. Ich will nicht behaupten, dass es keine UL-Bestimmung in dieser Richtung geben kann. Aber egal wie ich es auch anstelle, eine plausible Erklärung will mir dazu nicht einfallen. Wenn die Elektronik brennt, soll sichergestellt sein, dass geringste Mengen Gas, die sich im LP-Inneren befinden durch Löcher ausgasen können?!? Sonst droht ne Hollywoodmäßige Explosion, oder was? Da hab ich andere Sorgen.
Wie ich schon sagte: wieso sich das jemand ausgedacht hat kann ich nicht sagen. Es gibt aber für die UL Zulassung des Fertigungsprozesses spezielle Layouts zum Prüfen und entsprechende Anforderungen an den Fertiger. Imho war das ein 2lagen und ein 4 Lagen Aufbau die für ein neu zu listendes Material gefertigt werden mussten und dann anschließend in einem zertifizierten Labor geprüft wurden. Für Kundenlayouts ergab sich eben diese Rasterung in den Platinen aus diesen Fertigungsvorschriften.
DU und sonst niemand sagt, wie die Layer belegt werden! Der Hersteller muss sowieso 3 Platten, mit Kupfer überzogen, bereitstellen. Die Idee mit dem Bimetall-Effekt halte ich für sehr akademisch und nur bei Riesenplatinen mit exotischer Nutzung relevant. Wer weiß, wie "weich" Kupfer ist, macht sich darüber sowieso keinen Kopf. Die Theoretiker können aber Tagelang darüber brüten (mit Diagrammen und an den Haaren herbeigezogenen Layouts) um dann ein Kuckucksei zu legen. Oder eine neue DIN/EU-Norm/Vorschrift.
Sebastian S. schrieb: > Die Idee mit dem Bimetall-Effekt halte ich für sehr akademisch und nur > bei Riesenplatinen mit exotischer Nutzung relevant. Unsere Bestücker und Leiterplattenhersteller sehen das anders als Du. Bei Leiterplattengrößen von ca. 45mm x 26mm!
Dem Leiterplattenhersteller ist es ziemlich egal, wie du das Kupfer auf den Lagen verteilst. Man sollte halt so ganz grob dafür sorgen, dass man in der Vertikalen halbwegs symmetrisch bleibt. Und dass auf den Außenlagen das Kupfer jeweils halbwegs gleichmäßig verteilt ist. Wenn auf den Außenlagen das Kupfer ungleichmäßig verteilt ist, kann das Probleme bei der Metallisierung machen. Dann werden die Bereiche mit wenig Kupfer zu viel, und die Bereiche mit viel Kupfer zu wenig metallisiert.
Sebastian S. schrieb: > Die Idee mit dem Bimetall-Effekt halte ich für sehr akademisch und nur > bei Riesenplatinen mit exotischer Nutzung relevant. Wer weiß, wie > "weich" Kupfer ist, macht sich darüber sowieso keinen Kopf. Die > Theoretiker können aber Tagelang darüber brüten (mit Diagrammen und an > den Haaren herbeigezogenen Layouts) um dann ein Kuckucksei zu legen. > Oder eine neue DIN/EU-Norm/Vorschrift. Das Problem betrifft vor allem BGA-Layouts, oder SMD-Stecker. Da darf sich die Leiterplatte beim Erhitzen nicht groß verbiegen. Das kann sonst richtig unschön sein. Einmal hatte ich tatsächlich den Fall, dass mein Bestücker wegen der gebogenen Leiterplatte Probleme beim Bestücken bekommen hat. Das ist also durchaus kein akademisches Problem, sondern wirklich vorhanden. Ich kann das aus der Praxis so berichten. :-)
Der Effekt der gebogenen Leiterplatte hat auch nichts mit Bimetall zu tun (Nochzumal es nur Kupfer in der Platine gibt). Das ist generell so, wenn man 2 unterschiedliche Materialien auflaminiert. Wer schonmal ein Papier auf eine Presspappunterlage geklebt hat kann das bestätigen, das wird nach kurzer Zeit schon krumm. Klebt man auf beiden Seiten Papier auf passiert das nicht. Auch Sperrholz ist immer in ungerader Lagenzahl, damit das eben nicht krumm wird.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.