Hazard in Logikschaltung

[SickBoyT2 (Gast)]

In dem Bild ist eine Logikschaltung, die absichtlich Hazards erzeugt am 
Ausgang. Es ist eine Aufgabe, die lösen will. Ich soll nun die Schaltung 
als Black box ansehen und soll auch 2 JK FlipFlops verwenden. Ich komme 
da aber nicht weiter. Ich hab etwas mit Master-Slave-JK-FlipFlop 
gelesen, aber ob das sinnvoll ist, weiß ich leider nicht. Vlt könnt mir 
da helfen, hab auch woanders schon Nachgefragt, aber leider kein Erfolg 
gehabt.

MfG
SickBoyT2

[und zu (Gast)]

...ist doch gar kein Freitag!?

[Peter D. (peda)]

Diese Schaltung erzeugt an beiden Flanken einen kurzen Low-Impuls 
(Frequenzverdoppler).

SickBoyT2 schrieb:
> Es ist eine Aufgabe, die lösen will.

Dann nenne mal die Aufgabe.

[SickBoyT2 (Gast)]

"Finden Sie einen Weg die Hazards zu beseitigen. Nutzen Sie zwei 
J-K-Flipflops und stellen Sie die Schaltung auf. Simulieren Sie Ihre 
Schaltung in Logisim und zeigen Sie so, dass keine Hazards mehr 
vorliegen"

Mehr gibt es nicht dazu.

[Mario M. (thelonging)]

Zur Info: Hazard = Glitch
Der Glitch ist bei der gezeigten Schaltung die Funktionsgrundlage. Ich 
nehme an, der TO soll eine taktsynchrone Flankenerkennung bauen.

[Andi (Gast)]

Wenn mit Hazards diese kurzen Low Impulse gemeint sind, dann kannst du 
ja den Ausgang einfach fest auf High legen, um diese zu beseitigen. Dazu 
brauchst du nur ein Draht, und keine Logik oder FlipFlops.

Aber die wahre Aufgabe versteht man wohl nur aus dem Zusammenhang mit 
dem behandelten Thema und den anderen Aufgaben dazu.

[Mario M. (thelonging)]

Die Schaltung stellt ein Schieberegister aus JK-FF dar. Die Ausgänge 
werden durch das XOR-Gatter verglichen. Die Periodendauer der 
Taktfrequenz soll der Laufzeit der drei Inverter entsprechen. Durch die 
extra Synchronisation mittels des ersten FF verzögert sich der 
Ausgangsimpuls um einen Takt, ist dafür aber glitchfrei.

P.S.: Ein Eingang des XOR-Gatters muss natürlich auf Q-quer.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Mario M. schrieb:
> Taktfrequenz soll der Laufzeit der drei Inverter entsprechen.
Die ist aber in der Praxis 1. unhandlich hoch und 2. undefiniert, weil 
die Durchlaufzeit der Inverter sich mit der Temperatur ändert. Man 
müsste also den Taktgeber auch aus Invertern aufbauen.

Siehe dazu den Beitrag "Re: ST ausgenutzt und bis aufs Blut gequält - Wettbewerb"

[Siggi (Gast)]

Mario M. schrieb:
> Die Schaltung stellt ein Schieberegister aus JK-FF dar.

Das ist aber eine völlig andere Schaltungsfunktion, als die 
Ausgangslage. Für mich ist die Aufgabe noch gar nicht richtig 
beschrieben, und so gint es mehrere Lösungen.

Solche Schaltungen wie die des TE gibt es in der Praxis gar nicht, weil 
sie wegoptimiert werden und wenn sie Bestand haben, dann genau zu dem 
Zweck, dass sie eine Doppelflanke erzeugen.

Bei der getakteten Schaltung unten kann es nämlich passieren, dass die 
Flanke des Taktes genau zwischen den Zeitpunkten kommt, die den ersten 
Inverter umgeben. Das sind gleich zwei Meta-stabile die aufteten können, 
es gibt also 4 Eingangsmöglichkeiten + 4 Meta-Übergänge.

[S. D. (inflehsd)]

Also jetzt mal kurz zur Erklärung da ich anscheinend im selben Modul bin 
wie der TE. Wir sollen anhand dieser Schaltung verstehen was ein Hazard 
ist. Vorher sollten wir selbst ein Zeitdiagramm zeichnen und die 
Schaltung in einem Simulationsprogramm einmal umsetzen. Wir sollen die 
oben gezeigte Schaltung als Black Box betrachten und den Hazard mittels 
einem Master-Slave JK Flip Flops(erstellt aus 2 JK Flip Flops) 
beseitigen. Mehr haben wir leider auch nicht gegeben und das Skript sagt 
hierzu gar nichts.

[A. S. (Gast)]

Also das Problem ist, dass Doppelimpulse auftreten, richtig?

Man könnte also statt der 3 Inverter auch einen Invertert und 2 
Verzögerungen nehmen, richtig?

Es soll aber mit Flip-Flops gelöst werden, so wie Mario gezeigt hat, 
richtig?

Warum hat dann Mario negative Bewertungen?

[S. D. (inflehsd)]

Genau durch die Verzögerung der 3 Inverter ensteht ein kurzer Hazard 
wenn das Eingangssignal umschaltet. Es wurde als Ergänzung vorgeben das 
aus den 2 JK Flip Flops ein JK Master-Slave Flip Flop gebaut werden 
soll. Müsste für einen Master Slave FF nicht die Clock beim 2. FF 
invertiert sein?