Buck-Wandler mit LM5117 - wohin mit den Gatewiderstaenden der FETs?

[Gert P. (gertp)]

Hi,
Buck LM5117 Ue~ 15-30V, Ua~ 10,5V, ca. 3A.
Mein Plan fuers Layout:
TOP: die Leistungsbauelemente
Layer 2: GND mit wenigen Netzen, die mit Layer 3 kollidieren
Layer 3: der Rest der Netze
BOT: vollflaechig GND, keine BE darauf.

Wo plaziere ich am bessten die Gate-R der FETs hin? Nah am FET oder nah 
am IC?
Rein gefuehlsmaessig wuerde ich die nah am FET anordnen.

Mit der Bitte um Meinungen zum Lagenaufbau und meiner Frage.

Noch was: das IC ist in der Lage, ungeheuerliche Leistungen mit den 
externen
FETs umzusetzen. Bei mir sinds ~30W. Bitte keinen Kommentar dazu! Hab da 
noch was anderes mit vor.

Vielen Dank

Gruesse Gert

[Christoph K. (christoph_k314)]

Gert P. schrieb:
> IC?
> Rein gefuehlsmaessig wuerde ich die nah am FET anordnen.

Eher nicht. Deine Leitung strahlt sonst wenn sie lang ist ggf stark ab. 
Ob das nötig ist hängt stark davon sb wie schnell und kräftig der 
Treiber ist.

[Alex -. (alex796)]

Ich würde gerne das Layout sehen, wie du die 4 Lagen umgesetzt hast.

Ich würde folgendes Stackup machen:
Top Layer für Leistungselemenente und Signale.
Inner Layer 1 als feste GND OHNE Signale/Netze festlegen.
Inner Layer 2 dient als GND / Power plane
Bottom layer dient für Signale

EDIT:
Gatewiderstand würde ich dicht an den Treiber packen, den MOSFET 
ebenfalls.

[Gert P. (gertp)]

Alex -. schrieb:
> Ich würde gerne das Layout sehen, wie du die 4 Lagen umgesetzt hast.
>
> Ich würde folgendes Stackup machen:
> Top Layer für Leistungselemenente und Signale.
> Inner Layer 1 als feste GND OHNE Signale/Netze festlegen.
> Inner Layer 2 dient als GND / Power plane
> Bottom layer dient für Signale
>
> EDIT:
> Gatewiderstand würde ich dicht an den Treiber packen, den MOSFET
> ebenfalls.

Danke,
das Layout ist noch nicht fertig, ich arbeite daran

ein erster Einblick ...

[H. (Gast)]

Besser wäre es, wenn Du die GNDs der Hauptstrompfade zentral 
zusammenrückst, bei anderer Anordnung ist das ja möglich. Und da geht 
nichts über die direkte Anbindung im Top-Copper, Vias sind da zweite 
Liga, auch wenn es tausende Vias sind…

[Gert P. (gertp)]

H. schrieb:
> Besser wäre es, wenn Du die GNDs der Hauptstrompfade zentral
> zusammenrückst, bei anderer Anordnung ist das ja möglich. Und da geht
> nichts über die direkte Anbindung im Top-Copper, Vias sind da zweite
> Liga, auch wenn es tausende Vias sind…

Danke fuer Deinen Hinweis. Das Layout ist sowieso fuer die Tonne, da ich 
das garantiert verpasse, ein paar der in zwei Wochen verfuegbaren LM5117 
zu erwischen. Dann erst ab Mitte naechsten Jahres ... Schnorren geht 
auch nicht.

Aber noch gibt es MP2905 und MAX15046 in geringen Stueckzahlen. Werd mal 
von beiden zwei-vier bestellen, sehen, was ich bekomme und dann 
weitermachen.

Gruesse Gert

[H. (Gast)]

Laut Findchips.com hat Farnell gerade welche, musst nur schnell sein.

[Gert P. (gertp)]

H. schrieb:
> Laut Findchips.com hat Farnell gerade welche, musst nur schnell sein.

Die wollen mir nichts verkaufen, mangels Gewerbeschein.
Ich hole mir die Halbleiter meisst bei MOUSER, 50eus sind schnell 
zusammen und ich hab das Gefuehl, keine Fakes zu bekommen.

Gruesse Gert

[H. (Gast)]

Ah, komm, Du hast doch sicher irgendjemanden in deinem Dunstkreis, wo Du 
mal was mitbestellen kannst, oder?

[Gert P. (gertp)]

Gert P. schrieb:
> Aber noch gibt es MP2905 und MAX15046 in geringen Stueckzahlen. Werd mal

Noch was: kann ich irgendwie die GAIN-PHASE-Plots, die den mittlerweilen 
doch "giftigen" ICs in den DB beigefuegt werden, irgendwie darstellen?
Ich hab ein halbwegs neues RIGOL 4Kanal, 100 Mhz und bin noch am 
einarbeiten. Das ist doch ganz was anderes als ein analoges ... mit den 
ganzen Math-Funktionen.

Danke und

Gruesse Gert