Hallo zusammen, ich möchte aus einer Eingangsspannung Vin = 3..15V drei Ausgangsspannungen generieren: Vout1 = +5V, max. 120mA Vout2+ = +17V, max. 20mA Vout2- = < -2V, max. 20mA Dazu habe ich die Schaltung im Anhang designt und simuliert. Beim Erstellen der PCB habe ich mich ans Referenzdesign im Datenblatt gehalten. Als ich nun alles in Betrieb nehmen wollte und an Vin = 9V angeschlossen habe, stelle ich leider fest, dass die Spannungen nicht passen. Ich messe: Vout1 = +11V @ 20mA Vout2+ = +17V @ 0mA Vout2- = -0,1V @ 0mA . Ich habe die Platine auf Lötfehler abgesucht, aber keine gefunden. Auch werden der IC und die Spulen kaum handwarm. Die Stromaufnahme beträgt rund 20 mA, was ja etwa der Last entspricht und daher für mich plausibel ist. Bevor ich nun anfange, wahllos Bauteile wieder auszulöten, Leiterbahnen aufzutrennen usw., würde ich den Fehler gerne eingrenzen. -> Woran kann es liegen, dass mein SEPIC die +5V Rail auf +11V hochzieht? Am Feedback Pin liegen 2,2V an (Regelwert sind Vref = 1,0V). -> Warum bleibt meine negative Rail bei -0,1V? Sollte sie nicht auf (-17V +11V) = -6V gehen? Ich kenne mich mit Schaltwandlern leider sehr, sehr wenig aus. Deshalb würde ich mich freuen, wenn mir jemand von Euch einen Rat geben würde, wie ich den Fehler eingrenzen kann. Danke Steffen
Angehängte Dateien:
-
SEPIC_-_Schaltung.png
22 KB -
SEPIC_-_Simulation.png
4,8 KB
Nur mal kurz drübergesehen: Steffen H. schrieb: > ich möchte aus einer Eingangsspannung Vin = 3..15V drei > Ausgangsspannungen generieren: Wozu sollen die denn dienen? Steffen H. schrieb: > kenne mich mit Schaltwandlern leider sehr, sehr wenig aus Und da versuchst Du Dich an einem 1,2Mhz Design mit gleich zwei getrennten Wandlern in einem Chip (was das Layout ganz bestimmt nicht einfacher macht - beides meine ich), und Du willst statt nur zwei gleich drei Rails generieren?
Bei einem 1,2MHz Schaltregler ist das wichtigste Bauteil gleich nach dem Regler-IC selbst die Leiterplatte. Was ich sagen will, du solltest die echte Schaltung (nicht das Schematic der Simulation) und das echte Layout zeigen. Am liebsten ja ein Foto der Platine oben drauf. Hintergrund: Auch die Größe der Bauelemente ist wichtig. Ein 10µ Kerko in 0603 verhält sich elektrisch anders als einer in 1206 oder ein Elko. Da vermutlich die parasitären Eigenschaften das Problem sind, sind die ansonsten nur schwer zu erraten.
Angehängte Dateien:
-
SEPIC_-_Layout.png
35 KB
kow schrieb: > Wozu sollen die denn dienen? Die +17V und <-2V dienen als Versorgung für OPV Eingangsstufen. Die +5V dient als Versorgung für digitale Logik (wird noch per LDO auf 3,3V gewandelt). Die ganze Schaltung ist ein Messwertaufnehmer für Analogsignale von 0-15V. kow schrieb: > Und da versuchst Du Dich an einem 1,2Mhz Design mit gleich > zwei getrennten Wandlern in einem Chip... Die Schwierigkeit war mir vorher gar nicht klar... Dunning Kruger ;-) Problem war halt, dass ich einerseits +17V mit geringer Last habe und andererseits +5V mit hoher. Die Alternative wäre ein Boost Converter auf +17V gewesen und dann ein LDO auf +5V (bzw. 3,3V). Der LDO wäre dann sehr heiß geworden. Und eine negative Versorgung hätte ich damit immer noch nicht gehabt. Bentschie schrieb: > Was ich sagen will, du solltest die echte Schaltung (nicht das Schematic > der Simulation) und das echte Layout zeigen. Am liebsten ja ein Foto der > Platine oben drauf. Ich habe das Layout angehängt. Ein Foto kann ich heute Abend nachreichen. (Aber reicht das Layout nicht aus?)
Ich bemerke gerade, dass die Bauteilbezeichnungen fehlen. Zur Info: Die rechteckigen Bauteile sind 0603 und immer Kondensatoren, mit Ausnahme von 2x 2 Widerständen unter dem Schaltregler-IC und einer Sicherung an Vin oben rechts.
:
Bearbeitet durch User
Ich verstehe die Funktion von D3, deren Kathode wieder an Vout1 liegt, nicht: Der 2. Schaltregler ist doch auf Deine +17V eingestellt, über D3 überlagern die pos. Halbwellen aus SW2 die Vout1, also Rückspeisung? Gruß... Bert
Das Layout ist ja gruselig. Der C1 gehört so nah wie es geht an den Wandler ran. Die Masseverbindung von C1 und allen anderen Ausgangskondensatoren muss so kurz wie möglich sein. Warum hast Du die Schaltungswerte für den 5V Sepic nicht so aus dem Datenblatt übernommen wie sie dort sind? Die Spulenwerte und der Hochpasskondensator wurden nicht zum Spaß so gewählt. Der Zweck von Diode D3 ist, 17V Halbwellen in Deine 5V Spannung einzuspeisen? Logisch dass die Spannung dann nicht passt. ( Vorposter schon geschrieben)
Steffen H. schrieb: > Vout2- = < -2V, max. 20mA man kann so etwas machen, also mit der 'Vorderflanke' des Schaltsignals eine eher schwach zu belastende negative Hilfsspannung erzeugen. Aber: Diese zusätzliche Belastung des Schaltausganges sollte klein sein relativ zur Hauptbelastung, die eine etwa gleichgroße positive Spannung erzeugt. Der Grund ist leicht einzusehen: das, was die negative Spannung erzeugt, findet während der Aufladungsphase der Induktivitäten des Hauptzweiges statt und wenn man wie du den Schaltausgang über C7 und D3 direkt an C2 legt, dann ergibt das erhebliche Stromspitzen, die vermutlich irgendwelche icinterne Strombegrenzungen aktivieren, was dann im Hauptzweig zu deutlichen Änderungen im Ergebnis führt. Obendrein: wozu legst du D3 überhaupt an C2 ? Zum einen benötigst du für nur -2 Volt keine derart hohe Impulshöhe wie du bei Schaltausgang 2 bei korrekter Funktion haben wirst und zum anderen störst du nur den ersten Wandler damit. Schalte lieber in Reihe mit L3 eine kleinere Drossel von so etwa 1µH und zwar auf der Eingangsseite. Von dort aus greifst du den Spannungshub für deine negative Hilfasspannung ab, und zwar mit einem kleinen Widerstand (geschätzt 330 R) in Reihe mit C7. Und D3 gehört auf GND. Und nun braucht es nur noch eine Grundlast an Vout2+, wozu der Spannungsteiler R3+R4 dienen kann. Also mache den einfach deutlich niederohmiger. Und 237k+14k7 kann man ohne allzuviel Fehler zu machen durch 27k+1k5 ersetzen. Bei Ami-Schaltungen ärgert mich das immerzu, daß diese Leute ohne jeglichen technischen Grund am liebsten die exotischsten Werte aus der E48 benutzen. W.S.
Andreas M. schrieb: > Der C1 gehört so nah wie es geht an den > Wandler ran. Die Masseverbindung von C1 und allen anderen > Ausgangskondensatoren muss so kurz wie möglich sein. Aus zwei Gründen: Einmal war es schwer, alles unter einen Hut zu bekommen. Und dann hielt ich C1 für einen Standard-Kondensator, den man automatisch einbaut, um die "schmutzige" Spannungsversorgung zu glätten. Dass er für die Funktion des Schaltregler so entscheidend ist, war mir unbekannt. Danke für den Tipp. Andreas M. schrieb: > Warum hast Du die > Schaltungswerte für den 5V Sepic nicht so aus dem Datenblatt übernommen > wie sie dort sind? Die Spulenwerte und der Hochpasskondensator wurden > nicht zum Spaß so gewählt. Im Datenblatt steht zur Spule: "4.7μH or 10μH will usually suffice." In der Schaltung weiter hinten wurden dann 10µH genommen. Die sind aber auf Vin = 2,6...6,5V ausgelegt. Mein Vin geht aber hoch bis 15V und ich hatte, wenn ich mich recht erinnere, in der Simulation mit 4,7µH bessere Werte. Wenn es hilft, das anzupassen, schwenke ich auf 10µH / 10µF um. Kein Problem! Andreas M. schrieb: > Der Zweck von Diode D3 ist, 17V Halbwellen in Deine 5V Spannung > einzuspeisen? Logisch dass die Spannung dann nicht passt. Dass die Höhe nicht passt, verstehe ich. Nur dass sie so weit daneben liegt verstehe ich nicht. Ich komme ja nur auf -0,1V. W.S. schrieb: > Schalte lieber in Reihe mit L3 eine kleinere Drossel von > so etwa 1µH und zwar auf der Eingangsseite. Von dort aus greifst du den > Spannungshub für deine negative Hilfasspannung ab, und zwar mit einem > kleinen Widerstand (geschätzt 330 R) in Reihe mit C7. Und D3 gehört auf > GND. Und nun braucht es nur noch eine Grundlast an Vout2+, wozu der > Spannungsteiler R3+R4 dienen kann. Danke für den Tipp. Werde ich damit voraussichtlich ins Ziel kommen? Momentan habe ich eher den Eindruck, dass ich die Schaltung versemmelt habe und da gar nicht mehr raus komme.
:
Bearbeitet durch User
Steffen H. schrieb: > Momentan habe ich eher den Eindruck, dass ich die Schaltung versemmelt > habe und da gar nicht mehr raus komme. Ich bin ich solchen Fällen immer so vorgegangen, daß ich dem Distri oder dem Einkäufer ein entsprechendes Evalboard abgeschwätzt habe und damit bereits in der Konzeptphase meine Experimente gemacht oder Modifikationen getestet habe. Da hat man die Zeit, wenn Du nämlich nun bereits ein Layout und erste Muster hast und diese nicht laufen, stehst Du jetzt unter Druck, das gesamte Projekt auszubremsen. Die Hersteller bieten die Evalboards auch nicht nur zum Spielen an, sondern oft ist das auch gleichzeitig das Referenzdesign für den jeweiligen Chip. Muß man dann bei Problemen mit dem FAE sprechen, wird der irgendwann auch fragen, ob man das Referenzdesign kennt und sich daran gehalten hat. Gruß... Bert
Steffen H. schrieb: > kow schrieb: >> Und da versuchst Du Dich an einem 1,2Mhz Design mit gleich >> zwei getrennten Wandlern in einem Chip... > > Die Schwierigkeit war mir vorher gar nicht klar... Dunning Kruger ;-) > > Problem war halt, dass ich einerseits +17V mit geringer Last habe und > andererseits +5V mit hoher. Die Alternative wäre ein Boost Converter auf > +17V gewesen und dann ein LDO auf +5V (bzw. 3,3V). Der LDO wäre dann > sehr heiß geworden. Und eine negative Versorgung hätte ich damit immer > noch nicht gehabt. Es gäbe noch andere Optionen. (Vor allem topologisch.) Welche genau aber am passendsten sind, ist von der Natur des Projekts (Hobby oder Beruf, falls letzteres, evtl. Zeitdruck) und anderen Randbedingungen (Quelle der 3-15V, Zweck und GND Referenzierung der ganzen übrigen Schaltung) abhängig. Da Du wenige Angaben machtest, teile ich Berts Verdacht, es handle sich um ein prof. Projekt. Seine Ratschläge sind gut, wenn Zeitdruck ein Thema ist und völlige topologische Um- also Neu-Gestaltung weniger in Frage käme (und Ein- wie Ausgangs-Parameter praktisch felsenfest stehen - Dir ist sicher klar, daß Switcher mit begrenzterem U_ein Bereich leichter auslegbar sind). Für einen Hobbyisten wären sie nicht mal durchführbar (da gibt es ziemlich selten kostenlose Eval-Boards einer ganz bestimmten, zu etwas komplexeren Vorgaben passender Funktion - höchstens mal "Zufallsgeschenke" von Profis). Wir kennen genannte Umstände allesamt (noch?) nicht. :)
Steffen H. schrieb: > Dass die Höhe nicht passt, verstehe ich. Nur dass sie so weit daneben > liegt verstehe ich nicht. Ich komme ja nur auf -0,1V. Sobald an Vout2- mehr Strom gezogen wird als an Vout1+ bekommst Du ein Problem mit der Schaltung, da der 5V Regler dass nicht kompensieren kann. Erschwerend wird hinzukommen, das bei dem Chip die beiden Switcher vermutlich synchron takten. Dann befürchte ich, dass die ZHCS400 nicht unbedingt für ne 2mA Ladungspunpe bei 1 Mhz geeignet ist. Zu den Recovery-Zeiten schweigt sich das Datenblatt leider aus. Du könntest testweise mal ne einfache 1N4148 für D3 und evtl D4 reinsetzen, die sitzt bei vielen Switchern im Bootstrapzweig. Die hat auch nur ein Viertel der Sperrschichtkapazität. Probier doch mal aus, was passiert wenn du Vout1 und Vout2- in der Simulation jeweils und auch mal beide nicht belastest.
Bert 0. schrieb: > Steffen H. schrieb: > >> Momentan habe ich eher den Eindruck, dass ich die Schaltung versemmelt >> habe und da gar nicht mehr raus komme. > > Ich bin ich solchen Fällen immer so vorgegangen, daß ich dem Distri oder > dem Einkäufer ein entsprechendes Evalboard abgeschwätzt habe und damit > bereits in der Konzeptphase meine Experimente gemacht oder > Modifikationen getestet habe. > > Die Hersteller bieten die Evalboards auch nicht nur zum Spielen an, > sondern oft ist das auch gleichzeitig das Referenzdesign für den > jeweiligen Chip. Muß man dann bei Problemen mit dem FAE sprechen, wird > der irgendwann auch fragen, ob man das Referenzdesign kennt und sich > daran gehalten hat. Wobei.... wir gerade bei Schaltreglern von TI schon mehrmals ziemlich eingefahren sind... es wirkte als hätten die Schaltplaner das Datenblatt bei den Max Ratings nicht ausreichend gründlich gelesen und lustig drauflosgezeichnet... und der Layouter dann nach Schönheit und nicht nach Notwendigkeit Platziert und Layoutiert hat. Das ganze ist nicht nur einmal sondern mehrmals bei unterschiedlichen Biards von denen vorgekommen. (Synchronwandler mit ext. FETs und abs. max. Rating vom Switching Node -0,3V gegenüber GND... sehr witzig wenn die FET-Reverse-Dioden dann mindestens 0,8V, eher 1V Vf haben und in der Deadtime aktiv werden [müssen]...) Andrerseits - unsere Frischlinge haben sehr sehr schnell gelernt Datenblätter peinlichst genau zu lesen, nachzufragen wenn was unklar war und dann, wenn man ihnen am Oszi gezeigt hat was Sache ist zu verstehen :-)
MiWi schrieb: > Wobei.... wir gerade bei Schaltreglern von TI schon mehrmals ziemlich > eingefahren sind... es wirkte als hätten die Schaltplaner das Datenblatt > bei den Max Ratings nicht ausreichend gründlich gelesen und lustig > drauflosgezeichnet... und der Layouter dann nach Schönheit und nicht > nach Notwendigkeit Platziert und Layoutiert hat. TI weist regelmäßig darauf hin, dass deren Evalboards nur als Anregung gedacht sind und nicht in Bezug auf EMV optimiert wurden. Ein Layouter sollte die nicht als "Musterlösung" übernehmen.
Bert 0. schrieb: > Da hat man die Zeit, wenn Du nämlich nun bereits ein Layout und erste > Muster hast und diese nicht laufen, stehst Du jetzt unter Druck, das > gesamte Projekt auszubremsen. kow schrieb: > Da Du wenige Angaben machtest, teile ich Berts Verdacht, > es handle sich um ein prof. Projekt. Es ist ein privates Projekt. Ich teile gerne mehr Angaben mit. Brauchst Du / braucht ihr etwas Bestimmtes? Oder sind inzwischen alle Infos da? Andreas M. schrieb: > Sobald an Vout2- mehr Strom gezogen wird als an Vout1+ bekommst Du ein > Problem mit der Schaltung, da der 5V Regler dass nicht kompensieren > kann. Ich habe die Last an Vout2- gerade entfernt. Er läuft jetzt frei, bleibt aber bei -0,1V. Die +5V Schiene belaste ich dabei weiterhin mit ca. 20 mA. Andreas M. schrieb: > Erschwerend wird hinzukommen, das bei dem Chip die beiden Switcher > vermutlich synchron takten. Ja, das stimmt: "Each switcher functions independently but they share the same oscillator and thus the switchers are always in phase." (Datenblatt). . Ich möchte Euch gerne einmal umgekehrt fragen. Angenommen, ich wollte Analogsignale von 0..15V mit einem 10 bit ADC samplen und verarbeiten. Als Eingang würden mir Vin = 3..15V zur Verfügung stehen und ich sollte daraus nun meine drei Spannungen erzeugen: (1) +17V - Verwendet als obere Versorgung für den notwendigen OPV - Strom rund 20 mA - Ripple "egal", da PSRR des OPV >= 84 dB (2) -2V - Verwendet als untere Versorgung für den OPV, damit er Signale bis runter auf echte 0V verarbeiten kann -> Spannungshöhe also "egal" - Hauptsache negativ. - Strom und Ripple s.o. (3) +3,3V - Verwendet als Versorgung für digitale Logik (µC, CAN Treiber) aber auch als Referenz für den ADC - Strom max. 120 mA - Ripple max. 7mV ((15V / 1024) * 0,5 LSB) Wie würdet ihr da vorgehen?
Steffen H. schrieb: > privates Projekt. Ich teile gerne mehr Angaben mit. Ohne Informationsbeschränkung könnte es einfach gehen, am allereinfachsten und zuverlässigsten durch die Beantwortung folgender Fragen: Steffen H. schrieb: > Analogsignale von 0..15V Welche? Was soll erfaßt, und wozu verarbeitet werden? Steffen H. schrieb: > Vin = 3..15V Woher? Welche genaue(n) Versorgungs-Quelle(n)? Muß eigentlich (wie oben zu sehen) alles auf ein PCB? Und wie sieht die Einbausituation ganz konkret aus? Also alles nur denkbare damit zu tun habende eben. Daraus würden sich diverse bisher unbekannte Umstände ableiten lassen, allg.: Nützliches bis nötiges Wissen.
Beispiele: U_ein(min) um ein, zwei V anhebbar: - Einsparung Wandlungsstufe/Erzeugung 3,3V über LDO. U_ein(min) anhebbar u./o. U_ein(max) verringerbar: - Einfachere (da etwas größere) Auswahl / ICs. Nicht zwingend all-on-one-PCB (evtl. 2. PCB darüber): - Größen- und Platzierungseinschränkungen verringert, vielleicht eine deutliche Frequenzabsenkung möglich (Schaltwandler grundsätzlich einfacher realisierbar mit niedrigerer Taktfrequenz). kow schrieb: > Nützliches bis nötiges Wissen. Gemeint waren auch unbekannte GND Bezüge und ob diese feststehen oder vielleicht irgendetwas völlig anders (einfacher/praktischer) umsetzbar sein könnte. Inwieweit möglich, ist jetzt natürlich noch offen. Für ähnliche Anforderungen hat ein Kollege mal einen Synchronen Buck Konverter IC (aka Mosfets integriert) als Buck-Boost (Inverswandler) incl. Speichertrafo also Flyback genutzt, aber da war die U_ein(max) geringer denn die Quelle sollten entweder 1S oder 2S LiIon oder LiPo sein (bzgl. U_ein(min) hätte es gepaßt). Das würde in der Form hier wohl nicht gehen, 3...15V klingt kaum nach Akku (aber für Inverswandler war eben nötig, daß der GND Bezug der Versorgung egal sein darf). Damit sollte klar sein, daß kaum zu viele Informationen vorhanden sein können, zu wenige aber sehr leicht. Falls Du vollst. Projektpläne hättest, und diese teilen wollen würdest, hülfe das erst Dir, und künftigen Lesern eben gleich mit. Natürlich zwingt Dich niemand dazu, es wäre allerdings auf diverse Weise von Vorteil. (Viele Augen entdecken leichter Fehler, viele Gehirne haben mehr gute Ideen.)
Steffen H. schrieb: > - Ripple "egal", da PSRR des OPV >= 84 dB Die PSRR ist i.A. frequenzabhängig... Kuck Dir beispielsweise mal https://www.analog.com/media/en/training-seminars/tutorials/MT-043.pdf an. Am Beispiels-OPA (OP1177) wird gezeigt, dass die PSRR schon ab ca. 200Hz abfällt. Was sagt hier das Datenblatt deines OPAs? Bei welcher Frequenz erwartest Du Störungen auf den Betriebsspannungen?
Für Deinen Zweck würde ich so vorgehen: Für die Eingangssignale Spannungsteiler 7:1. Am Mittenabgriff können dann auch gleich die Schutzdioden und eventuell ein Tiefpassfilter ( Kondensator) angebracht werden. OPV dann einfach als Puffer dahinter oder ganz weglassen, wenn der Tiefpasskondensator groß genug werden kann, reicht der um den ADC Eingang zu puffern. Ich würde in jedem Fall eine eigene Referenz nehmen, die 3.3V vom DC/DC Wandler haben mehr als 1mV Ripple, insbsondere da es SEPIC/Boost ist. Für 7:1 passt 2.5V Referenz. Analogversorgung am ADC gut filtern. OPV: Da reicht ein einfacher LM358A oder LM358B, der braucht dazu nichtmal eine negative Spannung. Der Commonmodeinput reicht bei dem von V- bis V+ - 2V. Bedeutet bei 5V Betriebsspannung: von 0-3V passt also zu den 2.5V Referenz oben. Bei 3.3V Betriebsspannung wirds mit dem OPV etwas eng, da bleiben nur 0 bis 1.3V als Eingangsbereich für den übrig. Könnte man mit anderer Referenz und anderem Eingangsteiler aber auch in den Griff bekommen. (z.B 1.2V Referenz, Teiler 13:1)
Bentschie schrieb: > Hintergrund: > Auch die Größe der Bauelemente ist wichtig. Ein 10µ Kerko in 0603 > verhält sich elektrisch anders als einer in 1206 oder ein Elko. Warum? Das einzige, was mir dazu einfaellt, ist das Derating der Kapazitaet mit der anliegenden Spannung. Gibbs noch was zu beachten? Gruesse Gert
Steffen H. schrieb: > Vout1 = +5V, max. 120mA > Vout2+ = +17V, max. 20mA > Vout2- = < -2V, max. 20mA Soll zu Ist: > Vout1 = +11V @ 20mA > Vout2+ = +17V @ 0mA > Vout2- = -0,1V @ 0mA Die Schaltung funktioniert nicht, weil der erste Sepic-Wandler durch den zweiten Wandler gestört wird. Es gibt im IC eine Besonderheit, die nirgends dokumentiert wird, die verhindert, dass die Spikes zu sehr die Ausgangsspannung beeinflussen. Hierzu werden intern hinter dem FB-Eingang kurze Unterbrechungen durchgeführt. Die Querverbindung des anderen Wandlers pfuscht mit Spikes zum falschen Zeitpunkt dazwischen. Das kann die Simulation nicht nachbilden. Nachdem die Drosseln eh zu klein sind, dann nimm an einer Stelle zwei davon in Reihe. Das ergibt dann schon fast 10µH. Als Abgriff zur Erzeugung der negativen Spannung verwendest Du dann den Abgriff zwischen den beiden Drosseln.
Gert P. schrieb: >> Auch die Größe der Bauelemente ist wichtig. > Warum? Wie sagt der Angelsachse so schön: Each mm has its nH! Je größer also das Gehäuse, desto länger die Verbindungen, umso mehr parasitäre Induktivität entsteht. Und die gewinnt mit höherer Frequenz gegenüber dem eigentlichen "idealen" Kondensator immer mehr die Überhand. Beachte: wenn man mit Hochfrequenz bastelt (und in 1MHz Rechteck sind wegen der steilen Schaltflanken auch deutlich höhere Frequenzen enthalten), dann muss man sich über das HF-Verhalten seiner Bauteile Gedanken machen (im Besonderen natürlich auch dem "eigenen Bauteil" Leiterplatte).
:
Bearbeitet durch Moderator
kow schrieb: > Welche? Was soll erfaßt, und wozu verarbeitet werden? Es soll ein Messgerät für Analogspannungen im Bereich 0..15V werden. 10 Kanäle, Genauigkeit 0,2% und Abtastrate 1 kHz. Es sollen auch hochohmige Spannungsteiler (bis 100 kOhm) gemessen werden können. Deshalb habe ich als Eingangsstufe keinen Spannungsteiler gewählt, sondern leite das Signal direkt auf den OPV. kow schrieb: > Woher? Welche genaue(n) Versorgungs-Quelle(n)? Das Messgerät soll zur Fehlersuche verwendet werden. Es soll sich aus der Schaltung versorgen, die es auch untersucht. Das können +3,3V Digitalschaltungen sein oder +12V Leistungsteile. kow schrieb: > Muß eigentlich (wie oben zu sehen) alles auf ein PCB? > Und wie sieht die Einbausituation ganz konkret aus? Eine Stapelung zweier Platinen wäre auch möglich. Die Schaltung wird "fliegend" verbaut. Immer dort, wo gerade gemessen werden soll. Normalerweise findet sich dort Platz für zwei Streichholzschachteln. kow schrieb: > U_ein(min) um ein, zwei V anhebbar: > - Einsparung Wandlungsstufe/Erzeugung 3,3V über LDO. Ich weiß, da habe ich mich bei der Auslegung auch schon schwer getan. Es ist aber entscheidend, dass die Schaltung von +3,3V versorgt werden kann. Alternativ hatte ich überlegt, den Wandler weg zu lassen und die +3,3V direkt zu verwenden. Das hätte aber einen Jumper o.ä. benötigt, den man dann meist vergisst, umzustecken. Deshalb hatte ich es wieder verworfen. Und einen LDO, der es bis runter Vout = Vin schafft, gibt es nach meiner Kenntnis leider nicht. kow schrieb: > U_ein(min) anhebbar u./o. U_ein(max) verringerbar: > - Einfachere (da etwas größere) Auswahl / ICs. Mit U_ein(max) könnte ich auch auf +5V runter gehen. Ist nicht schön, aber auch nicht schlimm. Irgendwo würde ich immer +3,3V oder +5V zur Versorgung finden. Hast Du da vielleicht einen bestimmten IC im Sinn? kow schrieb: > Gemeint waren auch unbekannte GND Bezüge und ob diese > feststehen oder vielleicht irgendetwas völlig anders > (einfacher/praktischer) umsetzbar sein könnte. Das Messgerät muss sich leider aus der zu messenden Schaltung versorgen. Insofern gilt: GND Versorgung = 0V Messsignal. kow schrieb: > Falls Du vollst. Projektpläne hättest, und diese teilen > wollen würdest, hülfe das erst Dir, und künftigen Lesern > eben gleich mit. Es ist Hobby. Anforderungen und Spezifikationen sind verhältnismäßig deutlich in meinem Kopf, Test und Absicherung finden am Basteltisch statt. Dokumentation, Versionierung, Change Management, ... Na wie gesagt: Hobby :-) kow schrieb: > Natürlich zwingt Dich niemand dazu, es wäre allerdings > auf diverse Weise von Vorteil. (Viele Augen entdecken > leichter Fehler, viele Gehirne haben mehr gute Ideen.) Ich freue mich sehr über Deine und Eure Hilfe!!
jo schrieb: > Die PSRR ist i.A. frequenzabhängig... Au weia, stimmt! Danke für den Hinweis! jo schrieb: > Was sagt hier das Datenblatt deines OPAs? > Bei welcher Frequenz erwartest Du Störungen auf den Betriebsspannungen? Das Datenblatt sagt, dass es ein Problem werden könnte. Bei 100 kHz erreicht er 0dB bei der negativen Versorgung. Andererseits ist mein Signal, das ich mit dem OPV verstärke, auf 1 kHz gefiltert (R/C). Dort lande ich dann wieder bei ca. 50dB. Der OPV ist übrigens ein LT1490. Andreas M. schrieb: > Für Deinen Zweck würde ich so vorgehen: > Für die Eingangssignale Spannungsteiler 7:1. Ich möchte halt bis 100 kOhm Innenwiderstand messen können. Das heißt, der Spannungsteiler müsste ca. 3-10x größer ausfallen. Das war mir zu heikel. Oder bin ich da zu empfindlich? Andreas M. schrieb: > Ich würde in jedem Fall eine eigene Referenz nehmen, die 3.3V vom DC/DC > Wandler haben mehr als 1mV Ripple, insbsondere da es SEPIC/Boost ist. Ja, das hatte ich mir auch überlegt. Deshalb hatte ich den DC/DC auf +5V dimensioniert und einen LDO auf +3,3V spendiert. Andreas M. schrieb: > OPV: Da reicht ein einfacher LM358A oder LM358B, der braucht dazu > nichtmal eine negative Spannung. Laut Datenblatt kommt er bis auf 20mV an GND ran. Das ist richtig gut, aber am Ende werde ich bei Vref = 2,5V dann ((15V / 2,5V) * 20mV) = 120 mV angezeigt bekommen, wo 0 mV sind. Mein Ziel waren ja 0,2% Genauigkeit auf 15V = 30 mV. Mir ist andererseits schon klar, dass das ein Kompromiss ist, der sehr viel vereinfachen würde...
Dieter schrieb: > Nachdem die Drosseln eh zu klein sind, dann nimm an einer Stelle zwei > davon in Reihe. Das ergibt dann schon fast 10µH. Als Abgriff zur > Erzeugung der negativen Spannung verwendest Du dann den Abgriff zwischen > den beiden Drosseln. Danke für die Erklärung. Sprichst Du von Drossel L3? Und von dort dann in der Mitte mit D4 ran?
Steffen H. schrieb: > Laut Datenblatt kommt er bis auf 20mV an GND ran. Das ist richtig gut, > aber am Ende werde ich bei Vref = 2,5V dann ((15V / 2,5V) * 20mV) = 120 > mV angezeigt bekommen, wo 0 mV sind. Mein Ziel waren ja 0,2% Genauigkeit > auf 15V = 30 mV. Wenn Du nicht unbedingt einen Push-Pull Ausgang am OPV brauchst: (Müsste bei einem ADC eigentlich gehen, Diode oder Emitterfolger plus Widerstand am Ausgang des OPVs , dann braucht er nur bis auf 0.5V runter.
Also so in der Art: https://books.google.de/books?id=dunqt1rt4sAC&pg=PA540&lpg=PA540&dq=opv+emitter+follow+gnd&source=bl&ots=oYtNot7GZd&sig=ACfU3U2tb_xY9C_NJVQ-nICTOn3h6L28SQ&hl=de&sa=X&ved=2ahUKEwixo5jftLrzAhXKg_0HHaqSBjQQ6AF6BAgUEAM#v=onepage&q=opv%20emitter%20follow%20gnd&f=false Möglicherweise reicht auch einfach ein kräftiger Pulldown, 0.5-1k. Der sollte den Aussgang noch weiter runterziehen, als es der OPV selbst kann.
Soul E. schrieb: > MiWi schrieb: > >> Wobei.... wir gerade bei Schaltreglern von TI schon mehrmals ziemlich >> eingefahren sind... es wirkte als hätten die Schaltplaner das Datenblatt >> bei den Max Ratings nicht ausreichend gründlich gelesen und lustig >> drauflosgezeichnet... und der Layouter dann nach Schönheit und nicht >> nach Notwendigkeit Platziert und Layoutiert hat. > > TI weist regelmäßig darauf hin, dass deren Evalboards nur als Anregung > gedacht sind und nicht in Bezug auf EMV optimiert wurden. Ein Layouter > sollte die nicht als "Musterlösung" übernehmen. Ach? Wirklich? Wer hätte das gedacht. Natürlich wissen wir das... Das sich die Wandlerchips gelegentlich in Rauch und schwarze Brösel auflösen weil der Evalboardkonstrukteur vergessen hat lebenswichtige Dioden vorzusehen war dann doch nicht Sinn eines Evalboards. TI war not amused als wir ihnen das nachgewiesen haben.
Andreas M. schrieb: > Wenn Du nicht unbedingt einen Push-Pull Ausgang am OPV brauchst: (Müsste > bei einem ADC eigentlich gehen, Diode oder Emitterfolger plus Widerstand > am Ausgang des OPVs , dann braucht er nur bis auf 0.5V runter. Ich hab es gerade im fliegenden Aufbau ausprobiert. Es schaut vielversprechend aus, vielen Dank für den Tipp! Dieter schrieb: > Zum Beispiel bei dieser wäre das möglich. Danke, das probiere ich gleich aus! . Vielen Dank an alle für Eure Hilfe! Steffen
Steffen H. schrieb: > Danke, das probiere ich gleich aus! Ob bei Deiner bereits aufgebauten Schaltung noch zusätzliches versemmelt sein könnte, könntest Du testen in dem Du C7 entfernst.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.