Hallo, die RX und TX Signal von PCIe müssen gekreuzt werden. Werden diese Signale auf dem Mainboard oder auf der PCIe-karte gekreuzt?
Siehe PCI EXPRESS CARD ELECTROMECHANICAL SPECIFICATION, REV. 3.0 6.1. Connector Pinout "• By default, PETpx and PETnx pins (the Transmitter differential pair of the connector) shall be connected to the PCI Express Transmitter differential pair on the system board, and to the PCI Express Receiver differential pair on the add-in card. • By default, PERpx and PERnx pins (the Receiver differential pair of the connector) shall be connected to the PCI Express Receiver differential pair on the system board, and to the PCI Express Transmitter differential pair on the add-in card." fchk
Vielen Dank fchk. Auf https://en.wikipedia.org/wiki/PCI_Express steht das TX an den Pins B14 und B15 sind und die RX Auf A16/A17. Gilt das auf Mainboard seite oder auf add-in card?
pcie schrieb: > Vielen Dank fchk. Auf https://en.wikipedia.org/wiki/PCI_Express steht > das TX an den Pins B14 und B15 sind und die RX Auf A16/A17. Gilt das auf > Mainboard seite oder auf add-in card? Das gilt fürs Mainboard. Du solltest tunlichst mit den originalen Standards arbeiten. Das vermeidet Fehlerquellen. Füttere mal Google mit diesem String: "pcie cem spec filetype:pdf". fchk
Vielen Dank :) Blöde Frage: Sind couple Caps innerhalb des differentiellen clocks auch notwendig? Folgendes steht im CM4 Datenblatt: https://datasheets.raspberrypi.org/cm4/cm4-datasheet.pdf
1 | Connecting a PCIe device follows the standard PCIe convention. The CM4 has onboard AC coupling capacitors for CLK |
2 | and PCIe_TX signals. |
pcie schrieb: > Blöde Frage: Sind couple Caps innerhalb des differentiellen clocks auch > notwendig? Ja. Durch die Koppelkondensatoren kann jede Seite unabhängig ihren DC-Arbeitspunkt wählen. > Folgendes steht im CM4 Datenblatt: > https://datasheets.raspberrypi.org/cm4/cm4-datasheet.pdf >
1 | Connecting a PCIe device follows the standard PCIe convention. The |
2 | > CM4 has onboard AC coupling capacitors for CLK |
3 | > and PCIe_TX signals. |
Und auch dort befindet sich also der Wink mit dem Zaunpfahl, die offiziellen Spezifikationen zu konsultieren.
Andreas S. schrieb: > pcie schrieb: >> Blöde Frage: Sind couple Caps innerhalb des differentiellen clocks auch >> notwendig? > > Ja. Durch die Koppelkondensatoren kann jede Seite unabhängig ihren > DC-Arbeitspunkt wählen. Das lese ich hier anders. Siehe PCI Express Card Electromechanical Specification Revision 4.0, Version 1.0 Abschnitt 2.1.1. Low Voltage Swing, Differential Clocks "To reduce jitter and allow for future silicon fabrication process changes, low voltage swing, differential clocks are used, as illustrated in Figure 5. The nominal single-ended swing for each clock is 0 V to 0.7 V and a nominal frequency of 100 MHz ±300 PPM. The clock has a defined crossover voltage range and monotonic edges through the input threshold regions as specified in Chapter 4." Heißt also: Die einzelnen Teilsignale haben einen DC-Offset und können daher nicht AC-gekoppelt sein. Dazu steht in PCI Express Base Specification, Rev. 4.0 Version 1.0 Abschnitt 8.6.2 REFCLK AC Specifications: " VMAX Absolute Max input voltage +1.15V (1), (7) VMIN Absolute Min input voltage - 0.3V (1), (8) (1): Measurement taken from single ended waveform. (7): Defined as the maximum instantaneous voltage including overshoot. (8): Defined as the minimum instantaneous voltage including undershoot. " Und PCI Express Card Electromechanical Specification Revision 4.0, Version 1.0 Abschnitt 4.7.1. AC Coupling Capacitors "The PCI Express Add-in Card and system board shall incorporate AC coupling capacitors on the Transmitter differential pair. This is to ensure blocking of the DC path between the PCI Express Add-in Card and the system board. The specific capacitance values are specified in the PCI Express Base Specification." Auch da steht nichts vom RefClk. Das ist bei PCIe 3 nicht anders. fchk
:
Bearbeitet durch User
Asche auf mein Haupt! Eigentlich hätte ich es besser wissen müssen, da ich selbst schon PCIe-Baugruppen entwickelt habe. :-( Der Takt entspricht bei den meisten Anwendungen dem HCSL-Standard und wird senderseitig nicht durch Koppelkondensatoren abgetrennt. Die von Frank K. genannten Werte bezüglich der zulässigen Signalpegel sind korrekt. Ich empfehle hierzu einen Blick in die Application Note AN871 von Silicon Labs. Den Grund, weswegen ich mir zu sicher war, konnte ich durch einen Blick in ein paar ältere Stromlaufpläne und Datenblätter herausfinden. Auf einer Baugruppe habe ich einen PCIe Switch PLX PEX8619 eingesetzt, und zwar in Verbindung mit den Taktverteiler Silabs Si53019-A02. PLX schreibt hierzu im Handbuch über den differentiellen Takteingang:
1 | PEX_REFCLKn/p must be AC-coupled. Use a 0.01 to 0.1 µF capacitor. |
Daher habe ich zwischen den beiden Bausteinen natürlich die beschriebenen Kondensatoren eingesetzt. Die o.a. Baugruppe besitzt weiterhin einen Anschluss für eine Anschlusskabel gemäß "PCI Express External Cabling Specification Revision 2.0". Darin steht wiederum:
1 | 2.3.3. AC-coupling |
2 | The Cable Reference Clock shall be AC-coupled at the Upstream Subsystem (the source) transmitting the differential clock. A recommended value is 0.1 μF although other capacitor values are allowed within the signal integrity and rise/fall time specifications provided within 25 Section 2.12.3. |
Also habe ich dort auch die entsprechenden Koppelkondensatoren eingefügt. Mein Kunde schließt bei den meisten Installationen eine per PCIe-Kabel angeschlossene externe Kiste mit einer Bridge von PCIe auf PCI an, in der ein Texas Instruments XIO2001 verbaut ist. Diese Kiste ist jedoch ein Fremdprodukt, zu dem ich keinen Stromlaufplan habe. Im Datenblatt steht:
1 | The REFCLK+ and REFCLK– terminals provide differential reference clock inputs to the XIO2001. The circuit board routing rules associated with the 100-MHz differential reference clock are the same as the 2.5-Gb/s TX and RX link routing rules itemized in Section 3.1. The only difference is that the differential reference clock does not require series capacitors. The requirement is a DC connection from the clock driver output to the XIO2001 receiver input. |
2 | |
3 | ... |
4 | |
5 | Terminating the differential clock signal is circuit board design specific. But, the XIO2001 design has no internal 50-Ω-to-ground termination resistors. Both REFCLK inputs, at approximately 20 kΩ to ground, are high-impedance inputs. |
Offenbar wird dann in der Kiste eine Schaltung stecken, die den notwendigen DC-Arbeitspunkt wiederherstellt, z.B. in Form von Spannungsteilern. Wie ich soeben feststellen musste, befinden sich auf der von mir entwickelten Baugruppe fälschlicherweise entsprechende Koppelkondensatoren aber auch am Eingang des Si53019-A02. Dennoch funktioniert die Baugruppe einwandfrei in Verbindung mit der zugehörigen Prozessorbaugruppe und wird auch so schon seit Jahren so verkauft. Offenbar stellt sich da ein akzeptabler DC-Arbeitspunkt ein. In den REFCLK-Ausgangsleitungen sind aber korrekterweise keine Koppelkondensatoren enthalten. Natürlich kann es wiederum Taktsenken geben, die ähnlich wie der o.a. PEX8619 o.ä. Koppelkondensatoren direkt an den Takteingängen vorschreiben.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.