Forum: Platinen Logikfrage: Layer tauschen bei Multilayer-LP


von Juven (Gast)


Lesenswert?

Hallo zusammen,

ich habe eine 4-Layer-LP erstellt mit folgenden Randbedingungen:

*Top: Signallayer, keine Vorzugsrichtung, alle Komponenten sitzen auf 
dem TOP Layer
*Inner 1: Signallayer, vertikal
*Inner 2: Signallayer, horizontal
*Bottom: Durchgängige GND Fläche, keine Leiterbahnen

Beim Durchlesen eines Hardwareguides zur Integration des ESP32 auf LP, 
wurde folgende Layerschichtung vorgeschlagen:
*Top: Signals
*Inner 1: GND durchgängig
*Inner 2: Signals
*Bottom: Signals

Um dem gerecht zu werden, könnte ich einfach die Layer tauschen oder?

Viele Grüße
Juven

von Christian B. (luckyfu)


Lesenswert?

Prinzipiell ist es relativ egal solange du keine schnellen Signale auf 
speziellen, impedanzkontrollierten Leiterbahnen führst.
Normalerweise ist bei 4 Lagen ein symmetrischer Aufbau empfohlen. In 
deinem Fall sähe das beispielsweise so aus:
Top: Bauteile und Signalrouting horizontal
I1 VCC Plane
I2 GND Plane
Bot (Bauteile und) Signalrouting vertikal.
Die VCC Plane kann dabei auch für einzelne Leiterzüge genutzt werden.

Wenn du die Platine so aufbaust, wie du das oben geschildert hast, kann 
es passieren, dass sich die Platine verbiegt. Das hängt aber von vielen 
Faktoren ab, unter anderem Lötverfahren, Bauteilanzahl, -größe und 
-ausrichtung sowie Platinendicke und -größe.

von my2ct (Gast)


Lesenswert?

Juven schrieb:
> Um dem gerecht zu werden, könnte ich einfach die Layer tauschen oder?

Was hat das jetzt mit Logik zu tun?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Juven schrieb:
> ich habe eine 4-Layer-LP erstellt mit folgenden Randbedingungen:
> *Top: Signallayer, keine Vorzugsrichtung
> *Inner 1: Signallayer, vertikal
> *Inner 2: Signallayer, horizontal
> *Bottom: Durchgängige GND Fläche, keine Leiterbahnen
Einseitig vollflächig Kupfer?
Das ist ungünstig, denn so ähnlich sind "Bimetalle" aufgebaut. Und die 
biegen sich bei Temperaturänderungen...

Normalerweise packt man Kupferflächen möglichst zentriert in und um die 
Mitte, damit die thermische Ausdehnung eben diesen Bimetalleffekt nicht 
hervorrufen kann.

Christian B. schrieb:
> I1 VCC Plane
Denn was manch einer ignoriert: auch die Vcc gehört zur Versorgung. 
Genau wie der GND. Man sollte also nicht nur singulär auf einen 
"stabilen Ground" schauen, sondern auch stabile 
Spannungsversorgungspfade vorsehen.

von Juven (Gast)


Lesenswert?

Danke für eure Antworten.
Meine LP ist 85x100 mm groß. Kann ich es da noch riskieren, meinen 
aktuellen Entwurf beizubehalten oder könnte da die Ausdehnung schon zu 
stark werden? Was sind eure Erfahrungen?

von Juven (Gast)


Lesenswert?

Und ja: mein Bottom Layer ist aktuell durchgängig Kupfer.

von Andre (Gast)


Lesenswert?

Wenn die Signalleitungen auf den Außenseiten sind, kann man besser 
Fehler nachträglich korrigieren. Auch hast du mehr Testpunkte, an evtl. 
frei liegenden Durchkontaktierungen.

von Andreas S. (Firma: Schweigstill IT) (schweigstill) Benutzerseite


Lesenswert?

Juven schrieb:
> Danke für eure Antworten.
> Meine LP ist 85x100 mm groß. Kann ich es da noch riskieren, meinen
> aktuellen Entwurf beizubehalten oder könnte da die Ausdehnung schon zu
> stark werden? Was sind eure Erfahrungen?

Auch bei dieser Größe wird sich die Leiterplatte ggf. sichtbar 
durchbiegen. Wenn Du jedoch bei Raumtemperatur eine Handbestückung bzw. 
-lötung durchführst, ergibt es maximal ein kleines kosmetisches Problem. 
Beim Löten im Reflowofen oder in der Dampfphase wird jedoch beim 
Erstarren des Lotes die Verbiegung "eingefroren", d.h. die Lötstellen 
bzw. Bauteile sind dann in abgekühltem Zustand ganz erheblichen 
mechanischen Spannungen ausgesetzt und können reißen.

von Georg (Gast)


Lesenswert?

Juven schrieb:
> könnte ich einfach die Layer tauschen oder?

Einfach ist das nicht: zum einen kann man natürlich keinen Layer mit 
Bauteilen nach innen verlegen. Die Netzliste ändert sich bei Layertausch 
zwar nicht, aber alles was von mehr als einem Layer bestimmt wird, z.B. 
die Eigenschaften von Microstrip- und Stripline-Leitungen mit 
definierter Impedanz. Wird der Abstand von einer Leiterbahn zur 
zugehörigen GND-Fläche grösser oder kleiner so ändert sich die Impedanz 
drastisch, oder es dient eine ganz andere GND-Fläche als Bezug. Bei 
HF/HS-Multilayern muss man daher den Layerstack, für den die 
Eigenschaften berechnet wurden unbedingt einhalten - nicht nur in der 
Reihenfolge sondern auch bei den Lagenabständen. Oder man entwirft fast 
alles neu.

Wenn sich eine LP mit nur einer GND-Fläche verzieht kann man nur mehr 
Lagen vorsehen und Flächen-Lagen symmetrisch anordnen.

Georg

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.