fail safe LVDS (pull up/down?)

[LVDS-noob (Gast)]

Hallo zusammen,

kann man LVDS "fail safe" Beschalten, so dass am Ausgang immer sicher 
eine 0 getrieben wird, wenn die Eingänge eines Receivers floating sind?

Ich habe einen LVDS Receiver und offenbar treibt der als default eine 1 
am Ausgang. Vielleicht ein intrinsischer offset.

100 Ohm habe ich am Eingang des Receivers beschalten.

Lasse ich die Eingänge floating, fange ich mir entweder irgendwelch 
seltsamen 60-120MHz Schwingungen ein, die dann den Ausgang schwingen 
lassen mit 0-3.3V und eigentlich sauberem Takt - keine Ahung woher das 
kommt. Vielleicht irgendwelche Masse-Probleme... muss ich untersuchen.

Kann ich einfach
LVDS- an 3.3V hängen mittels pull up 2.5k
LVDS+ an GND hängen mittels pull down 1.5k
Dann sollte ich doch einen ausreichenden "gewollten" offset erzeugen, so 
dass es immer einen dfinierten Zustand "0" einnimmt?

Oder sind Pull-ups/down in der strom betriebenen Welt des LVDS 
"verboten" und es gibt andere, bessere Lösungen?

Vielen Dank!

[P. S. (namnyef)]

Du solltest ins Datenblatt deines LVDS-Receivers schauen. Dort finden 
sich Angaben ob eine interne Fail-Safe-Schaltung vorhanden ist und wie 
diese implementiert ist.
Aber ja, grundsätzlich kann man das mit Pull-Widerständen machen.

[Blu (Gast)]

Ich hatte vor einiger Zeit das selbe Problem. In meinem Fall gings um 
Gatesignale von Leistungs MOSFETs, ein Fehler mit high am Ausgang ist 
also potentiell katastrophal. Pull up/down kann man machen, aber auf 
jeden Fall schauen, dass man alle möglichen Fehler abdeckt. Blöd ist 
dabei, dass man mit Pull up/down keinen definierten Pegel kriegt wenn 
man beide LVDS Leitungen kurzschliesst. Den Fall mit Stromausfall der 
Treiberseite nicht vergessen.
Zusätzlich dumm ist auch, dass bei vielen LVDS Empfängern im Datenblatt 
explizit eine fail-safe funktion angegeben wird. Dreimal darfst du 
raten, was fail-safe dabei bedeutet: richtig, der Ausgang geht auf high. 
Geil...

Ich habe dann schlussendlich einen einzigen LVDS Receiver Chip gefunden, 
der genau eine solche fail-safe Funktionalität mit low am Ausgang 
implementiert. Der hatte intern auch leicht asymmetrische Pegel, so dass 
bei kurzgeschlossenen LVDS Leitungen der Ausgang garantiert low war. Typ 
muss ich raussuchen.

[LVDS-noob (Gast)]

Blu schrieb:
> Ich hatte vor einiger Zeit das selbe Problem. In meinem Fall gings
> um Gatesignale von Leistungs MOSFETs, ein Fehler mit high am Ausgang ist
> also potentiell katastrophal. Pull up/down kann man machen, aber auf
> jeden Fall schauen, dass man alle möglichen Fehler abdeckt. Blöd ist
> dabei, dass man mit Pull up/down keinen definierten Pegel kriegt wenn
> man beide LVDS Leitungen kurzschliesst. Den Fall mit Stromausfall der
> Treiberseite nicht vergessen.
> Zusätzlich dumm ist auch, dass bei vielen LVDS Empfängern im Datenblatt
> explizit eine fail-safe funktion angegeben wird. Dreimal darfst du
> raten, was fail-safe dabei bedeutet: richtig, der Ausgang geht auf high.
> Geil...
> Ich habe dann schlussendlich einen einzigen LVDS Receiver Chip gefunden,
> der genau eine solche fail-safe Funktionalität mit low am Ausgang
> implementiert. Der hatte intern auch leicht asymmetrische Pegel, so dass
> bei kurzgeschlossenen LVDS Leitungen der Ausgang garantiert low war. Typ
> muss ich raussuchen.

Vielen Dank für den Hinweis.
Mein Receiver hat keine fail safe Schaltung implementiert, also werde 
ich mal versuchen die pull-up/down zu verbauen.
Hoffentlich kann ich damit auch die ungewünschten Schwingungen 
elimieren, so dass ich keine 55% duty cycle 60-120MHz am Ausgang habe!

[Blu (Gast)]

Das ist der Chip: SN65MLVD3

https://www.ti.com/lit/ds/symlink/sn65mlvd3.pdf?ts=1639667437932&ref_url=https%253A%252F%252Fwww.google.com%252F

[Abdul K. (ehydra)]

Interessantes Detail! Da hätten sie das durch einen Kringel am Ausgang 
im DB klar zeigen können.

[LVDS-noob (Gast)]

Hallo zusammen,

Ich habe nun einen
1.5k nach GND an LVDS+
2.66k nach 3.3V an LVDS-

Und nun habe ich einen sauberes LOW an Ausgang, egal ob floating oder 
nicht.

Danke an alle!