MOSFET Strom versus Spannung im Miller Plateau

[Stefan F. (Gast)]

Es geht um das Einschalten eines MOSFET mit digitaler Ansteuerung und 
ohmscher Last. Ich habe den Miller Effekt so verstanden, dass die Gate 
Spannung aufgrund der Gegenkoppelung durch die Drain-Gate Kapazität eine 
gewisse Zeit lang nicht ansteigt.

In dem Zusammenhang bin ich auf zahlreiche Diagramme gestoßen nach denen 
der Drain Strom zuerst auf Maximum ansteigt und erst danach die 
Drain-Source Spannung an absinkt.

Wie kann das sein? Wenn der Drain Strom zum Maximum hin ansteigt, steigt 
auch der Spannungsabfall am Lastwiderstand zeitgleich zum Maximum an. Es 
bleibt also keine Spannung mehr übrig, die am MOSFET abfallen könnte - 
denke ich.

            Last 1Ω         D        S
+ 10V o-----[====]----+------[MOSFET]-----|

            10V                10V -> 0V

Wenn z.B. der Laststrom gerade eben die maximalen 10A erreicht, haben 
wir auch schon 10V am Lastwiderstand. Doch in den Diagrammen fällt die 
Spannung am MOSFET erst danach ab. Übergangsweise haben wir also 
kurzzeitig insgesamt 20V die allmählich auf 10V abfallen.

Ich verstehe nicht, wie das sein kann.

[H. H. (Gast)]

Stefan ⛄ F. schrieb:
> Doch in den Diagrammen fällt die Spannung am MOSFET erst danach ab. Ich
> verstehe nicht, wie das sein kann.

Es ist falsch.

[Stefan F. (Gast)]

H. H. schrieb:
> Es ist falsch.

Wie ist es denn richtig, wo kann ich das nachlesen? Alle Diagramme die 
ich gefunden habe, welche Spannung und Strom darstellen, sehen so aus.

[Xerxes (Gast)]

Stefan ⛄ F. schrieb:
> Wie kann das sein? Wenn der Drain Strom zum Maximum hin ansteigt, steigt
> auch der Spannungsabfall am Lastwiderstand zeitgleich zum Maximum an. Es
> bleibt also keine Spannung mehr übrig, die am MOSFET abfallen könnte -
> denke ich.

Hi.
Das Diagramm gilt doch nur für den Mosfet. Nicht für Mosfet plus 
Widerstand.
Und damit ist es aus meiner Sicht wieder korrekt.

[Dietrich L. (dietrichl)]

Stefan ⛄ F. schrieb:
> Ich verstehe nicht, wie das sein kann.

Meine Vermutung:
Dein Diagramm gilt nicht für ohmsche Last.
Außerdem ist für das Verhalten "Miller-Plateau" der Drainstrom ohne 
Bedeutung, es geht nur um die Spannungsänderung an Drain, die in das 
Gate einkoppelt.
Hier 
(https://de.wikipedia.org/wiki/Metall-Oxid-Halbleiter-Feldeffekttransistor#Schaltbetrieb) 
geht bei der Beschreibung der Strom auch nicht in das Verhalten ein.
Ich würde sagen: Der Stromverlauf ergibt sich aus dem Spannungsverlauf 
unter Berücksichtigung der Last.

[MaWin (Gast)]

Stefan ⛄ F. schrieb:
> Wenn der Drain Strom zum Maximum hin ansteigt, steigt auch der
> Spannungsabfall am Lastwiderstand

Nein.

Die Messung zeigt den Strom, der auf Grund der Kanalstrombegrenzung 
auftreten wird.

Der ist zwar nicht ganz so eckig wie gezeichnet, aber da UGS auf dem 
Miller-Plateu verharrt und noch lange nicht hoch genug für den voll 
durchgeschalteten MOSFET ist, sondern inmitten den abschnürenden 
Bereichs, ist der Strom durch den MOSFET begrenzt, nicht vom 
Lastwiderstand.

Der Strom wird vom MOSFET auf genau den Wert begrenzt, der über dem 
Lastwiderstand zu einer so schnell fallenden Drain-Spannung führt, dass 
die Gegenkopplung über Cgd das Gate gegenüber dem 
Gate-Treiber-Widerstand am schnelleren Ansteigen hindern kann.

ID würde nach Verlassen des Miller-Plateaus weiter steigen (können) weil 
auch UGS steigt, wenn nicht der Lastwiderstand bei dem Strom nur noch 0V 
für den MOSFET übrig lassen würde.

[W.S. (Gast)]

Stefan ⛄ F. schrieb:
> Wie ist es denn richtig, wo kann ich das nachlesen? Alle Diagramme die
> ich gefunden habe, welche Spannung und Strom darstellen, sehen so aus.

Eigentlich ist es  alles sehr einfach: das Gate hat gewisse Kapazitäten 
gegen Source und gegen Drain. Wenn man das Gate nur hochohmig 
ansteuert, dann stellt sich die Spannung am Gate dadurch ein, daß die 
Gate-Drain-Kapazität umgeladen werden muß, also eine Balance zwischen 
Umladestrom und Strom vom/zum Treiber besteht. Zusätzlich muß auch die 
Gate-Source-Kapazität umgeladen werden, aber das spielt nur dann eine 
Rolle, wenn die Gate-Spannung geändert wird.

Stell dir einen Fet also mal vor als einen OpV, dessen E+ auf der 
Schwellspannung liegt und besagte Kapazitäten vom E- nach GND und OUT 
gehen. Dann wird dir das Ganze sicherlich sofort klar.

Tja, und die Spannung am Gate während des Schaltens hängt davon ab, wie 
niederohmig das Gate angesteuert wird. Wenn man das mit einem 
Gate-Treiber ansteuert, der mal locker 1..6 Ampere drauf hat, dann 
findet das Umladen der besagten Kapazitäten bei höherem Strom und 
entsprechend kürzerer Zeit statt.

W.S.

[Achim S. (Gast)]

das Diagramm passt für das Schalten induktiver Lasten, wo der Strom von 
einer Freilaufdiode umkommutiert wird (und der gesamtstrom ungefähr 
konstant ist). Erst wenn der volle Strom durch den FET fließt beginnt 
die Spannung zu sinken.

für ohmsche Lasten sieht die Kurve anders aus.

[W.S. (Gast)]

So, und jetzt ist Weihnachten und nachher geht's zum alljährlichen 
Krippenspiel.

Frohe Weihnacht!

W.S.

[Xerxes (Gast)]

In dem Dokument "Power MOSFET Basics
By Vrej Barkhordarian, International Rectifier, El Segundo, Ca"

AN1084
https://www.infineon.com/dgdl/mosfet.pdf?fileId=5546d462533600a4015357444e913f4f&redirId=117673

ist auf Seite 13 das Bild gut erklärt.

Die gehen in der Testschaltung von einer Stromquelle als Last aus.

[H. H. (Gast)]

W.S. schrieb:
> So, und jetzt ist Weihnachten und nachher geht's zum alljährlichen
> Krippenspiel.

Ich bin geimpft.


> Frohe Weihnacht!

Krokonacht!

[H. H. (Gast)]

Xerxes schrieb:
> Die gehen in der Testschaltung von einer Stromquelle als Last aus.

Das erklärt den Unterschied.

[Xerxes (Gast)]

Xerxes schrieb:
> ist auf Seite 13 das Bild gut erklärt.

Figure 13, nicht Seite 13.

[Hannes (Gast)]

Kuck da:
https://www.vishay.com/docs/73217/an608a.pdf könnte zur Aufklärung 
beitragen.

Ansonsten mal eine gute Abhandlung über den Miller-Effekt zu Rate ziehen 
und das Gelernte anwenden. Ich such Dir gelegentlich mal was raus.

[Stefan F. (Gast)]

Ich danke euch. Mit einer Stromquelle als Last ergibt es für mich Sinn.