Mach XO2 und LVDS-IO Buffer

[Duke Scarring (Gast)]

Bei Xilinx gibt es die IOBUFDS. Damit kann man dynamisch die 
Datenrichtung einer LVDS-Leitung umschalten.

Im Library Guide von Lattice finde ich für den Mach XO2 nur ILVDS und 
OLVDS:
https://www.latticesemi.com/view_document?document_id=52656

Für single-ended Signale kann man BB verwenden, aber für LVDS scheint es 
das nicht zu geben.

Kennt da jemand einen Workaround?
Mehrere FPGA sind miteinander verbunden und einer soll ein Taktsignal 
(via BLVDS) für die anderen zur Verfügung stellen, ohne das ich zwei 
Designs pflegen will.

Duke

[Sigi (Gast)]

Duke Scarring schrieb:
> Kennt da jemand einen Workaround?

Bei Xilinx und Altera gibt's ja irgendwo im Installationsverzeichnis
Verilog- bzw. VHDL-Templates für die Instanziierung und Simulation,
teils sehr lowlevel und teils auch nicht in Datasheets dokumentiert.
Bei Lattice Diamond ist es (oder war es) glaube ich auch so: da findet
man alle möglichen Schablonen. Dein Input-LVDS und der Output-LVDS
werden höchstwahrscheinlich auf eine dieser Schablonen aufsetzen.
Such einfach mal nach.

[Duke Scarring (Gast)]

Sigi schrieb:
> Dein Input-LVDS und der Output-LVDS
> werden höchstwahrscheinlich auf eine dieser Schablonen aufsetzen.

COMPONENT ILVDS
PORT(
        A : IN std_logic := 'X';
        AN: IN std_logic := 'X';
        Z : OUT std_logic
 );
END COMPONENT;
   attribute syn_black_box of ILVDS  : Component is true;
   attribute black_box_pad_pin of ilvds : component is "a,an";
--
COMPONENT OLVDS
PORT(
        A  : IN std_logic := 'X';
        Z  : OUT std_logic ;
        ZN : OUT std_logic
 );
END COMPONENT;
   attribute syn_black_box of OLVDS : Component is true;
   attribute black_box_pad_pin of olvds : component is "z,zn";

Das ist leider nicht so ergiebig. Es endet alles in einer Blackbox und 
nicht in einer konfigurierbaren IO-LVDS-BUFT-Component.

Die INRDB und LVDSOB sind für den 'Dynamic Bank Controller'. Damit 
lassen sich wohl die LDVS-Bänke zur Laufzeit ab- oder zuschalten, um 
Strom zu sparen.