EXTI wird doppelt ausgeführt

[Spock der Vulkanier (Gast)]

Hallo,

mein EXIT0 auf PA0 wird stets doppelt ausgeführt. Woran kann das liegen?

EXTI->IMR |= EXTI_IMR_MR0; //Interrupt
EXTI->FTSR |= EXTI_FTSR_TR0; //fallende Flanke
EXTI->PR |= EXTI_PR_PR0; //Pending löschen
NVIC->ICPR[EXTI0_IRQn / 32] |= 1 << (EXTI0_IRQn % 32);
NVIC->ISER[EXTI0_IRQn / 32] |= 1 << (EXTI0_IRQn % 32);
NVIC->IP[EXTI0_IRQn / 4] |= (1 << 4) << (8 * (EXTI0_IRQn % 4));

void EXTI0_IRQHandler() {
  EXTI->PR |= EXTI_PR_PR0; //pending löschen

  if (gpfIsr) {
    gpfIsr();
  }
}

[Stefan F. (Gast)]

Spock der Vulkanier schrieb:
> Woran kann das liegen?

Kontaktprellen.

Oder du verlässt die ISR zu schnell nach "pending löschen". Das ist 
möglich, weil die CPU schneller rennt, als der Interrupt Controller.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Spock der Vulkanier schrieb:
> Woran kann das liegen?
Was ist die Interruptquelle? Wie sieht das reale Signal am 
Interrupteingang aus?

[Spock der Vulkanier (Gast)]

Ich habe mich getäuscht. Nach dem initialisieren wird der immer einmal 
ausgelöst.

Warum ist das so? Der Interrupt bin ist Input, mit Pullup, EXTI0, PA0 
und mit einem anderen Pin verbunden, Output und vor dem initialisieren 
des EXTI auf HIGH gesetzt.

Der EXTI wird dann auf fallende Flanke konfiguriert.

[Stefan F. (Gast)]

Ich vermute, dass deine ISR sofort nach dem Freigeben in EXTI->IMR 
aufgerufen wird, noch bevor du das Pending-Flag löschst. Und das 
passiert wohl, weil der Pin vorher mal kurz auf LOW war, nämlich bevor 
der Pullup aktiviert wurde.

Tausche mal die Reihenfolge:

> EXTI->IMR |= EXTI_IMR_MR0; //Interrupt

Ist wie gesagt nur eine Vermutung.

[Spock der Vulkanier (Gast)]

Stefan ⛄ F. schrieb:
> Das sollte zum Schluss kommen, nachdem alle anderen Parameter
> konfiguriert sind.

Das ändert leider nichts. Direkt nach
> EXTI->IMR |= EXTI_IMR_MR0;
wird in PR das Flag gesetzt und der Interrupt ausgelöst, obwohl das 
Signal High ist.

[Peter D. (peda)]

Spock der Vulkanier schrieb:
> Direkt nach
>> EXTI->IMR |= EXTI_IMR_MR0;
> wird in PR das Flag gesetzt und der Interrupt ausgelöst

Das Init sollte natürlich unter Interruptsperre erfolgen.

[Stefan F. (Gast)]

Stefan ⛄ F. schrieb:
> Tausche mal die Reihenfolge:
> EXTI->IMR |= EXTI_IMR_MR0; //Interrupt

Das fehlte der Rest des Satzes:

Tausche mal die Reihenfolge:
EXTI->IMR |= EXTI_IMR_MR0; //Interrupt
soll zum Schluss kommen.

Ich nehme an, dass hast du bereits so verstanden.

Peter D. schrieb:
> Das Init sollte natürlich unter Interruptsperre erfolgen.

Hilft das?
Er hat den EXTI0_IRQn im NVIC ja schon erst nach dem Löschen des 
Pending Flags freigegeben.

[Peter D. (peda)]

Spock der Vulkanier schrieb:
> if (gpfIsr) {
>     gpfIsr();
>   }

Sowas sollte eine Warnung ergeben.
Kann denn eine Funktion überhaupt auf Adresse 0 gelinkt werden?

[Spock der Vulkanier (Gast)]

Das Problem ist nicht gravierend, aber ich habe schon etliche 
Reihenfolgen probiert, es ändert sich nichts. Ich forsche mal weiter. 
PA0 ist mit PA8 verbunden.

static tpfNmBspIsr gpfIsr = NULL;

void EXTI0_IRQHandler() {
  EXTI->PR |= EXTI_PR_PR0;

  if (gpfIsr) {
    gpfIsr();
  }
}

int main(){
  RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;
  STM32::configPin(GPIOA, 0, STM32::Flags::INPUT, STM32::Flags::OPENDRAIN, STM32::Flags::PULLUP, 0);
  STM32::configPinOutput(GPIOA, 8);
  STM32::setPin(GPIOA, 8);

  NVIC->ICPR[EXTI0_IRQn / 32] |= 1 << (EXTI0_IRQn % 32);
  NVIC->ISER[EXTI0_IRQn / 32] |= 1 << (EXTI0_IRQn % 32);
  NVIC->IP[EXTI0_IRQn / 4] |= (1 << 4) << (8 * (EXTI0_IRQn % 4));
  EXTI->FTSR |= EXTI_FTSR_TR0;
  EXTI->PR |= EXTI_PR_PR0;
  EXTI->IMR |= EXTI_IMR_MR0;

  while(1);
}

[Stefan F. (Gast)]

Spock der Vulkanier schrieb:
> Ich forsche mal weiter.

Ja, halte uns auf dem Laufenden, wenn du die Erklärung oder Lösung 
findest.

[Peter D. (peda)]

Jetzt hast Du alles recht planlos umgewürfelt.

Wie gesagt, das globale Interrupt enable darf erst nach dem Init 
erfolgen und das pending clear als letztes vom Init.
Kann sein, daß das pending clear etwas Zeit braucht, also vor dem global 
enable noch mal einige NOPs probieren.
Bei den 32Bittern ist das Interrupthandling ja sehr komplex, da braucht 
es lange Laufzeiten für die Signale zum Synchronisieren.