Hi, ich möchte ein ganz simples NAND-Gatter bauen, allerdings in CMOS-Technik. Da dies mein erstes Bau- und Bastelprojekt ist, wollte ich fragen, wie man da am besten vorgeht. Vielleicht hat jemand von euch einen Tipp? An sich würde ich einfach vier MOSFETs (zwei PMOS und zwei NMOS) kaufen und dann mit einer Spannungsquelle (Batterie?) versorgen... Habe zwar den grundlegenden Schaltplan, weiß aber nicht so recht was ich dafür noch brauche und wo man die Teile am besten günstig kaufen kann...
Ein NAND-Gatter mit zwei Eingängen kann man auch mit nur einem einzigen Mosfet aufbauen (Q1 durch N-Mosfet ersetzen).
Hier gibt es Informationen dazu. https://www.homofaciens.de/technics-base-circuits-logic-gates_ge.htm
Für CMOS Gatter brauchst du MOSFET Paare, die niemals gleichzeitig einschalten. Ihre G-S threshold Spannung muss also zusammen addiert deutlich höher sein, als die Versorgungsspannung. Beide müssen einzeln mit der Versorgungsspannung am Gate aber voll durch schalten können. Am besten kaufst du dir ein paar CD4007, da sind genau die richtigen Transistoren drin. https://www.ti.com/lit/ds/symlink/cd4007ub.pdf
Nicht-Und schrieb: > ich möchte ein ganz simples NAND-Gatter bauen, allerdings in > CMOS-Technik. Hier hättest Du schon mal den passenden Schaltplan: https://www.eeeguide.com/cmos-nand-gate-circuit-diagram/
Diese Schaltung kennst du sicherlich. Oben sind die zwei P-Kanal Mosfet's parallel, unten sind die beiden N-Kanal Mosfet's in Reihe. N-Kanal und P-Kanal Mosfet's gibt es bei https://www.reichelt.de/ch/de/mosfet-p-kanal-100v-12a-rds-on-0-3-ohm-to-220ab-irf-9530-p8807.html?&trstct=pol_0&nbc=1 Vieles ist im Moment nicht lieferbar. Das TO220 Gehäuse ist robust, ideal für Bastelleien. Viel Spaß damit!
> Ihre G-S threshold Spannung muss also zusammen addiert > deutlich höher sein, als die Versorgungsspannung. Beide müssen einzeln > mit der Versorgungsspannung am Gate aber voll durch schalten können. Wie funktioniert das dann bei der 4000er Reihe? Deren Betriebsspannungsbereich geht ja von 5-15V.
asd schrieb: >> Ihre G-S threshold Spannung muss also zusammen addiert >> deutlich höher sein, als die Versorgungsspannung. Beide müssen einzeln >> mit der Versorgungsspannung am Gate aber voll durch schalten können. > > Wie funktioniert das dann bei der 4000er Reihe? Deren > Betriebsspannungsbereich geht ja von 5-15V. Die Kanäle sind nicht niederohmig, dadurch hält sich der Querstrom in Grenzen.
Ich würde den Si1551 Komplemetär MOSFET verwenden. Da ist ein N-Kanal und ein P-Kanal FET in einem Gehäuse. 10 Stück kosten 1,2€. Ein Nand benötigt zwei Si1551, 0,24€ pro Nand Gate. https://www.neuhold-elektronik.at/catshop/product_info.php?products_id=4182
:
Bearbeitet durch User
Ich würde den 4007 verwenden. Da steht dann zumindest schonmal eine richtige CMOS-Typenbezeichnung drauf. Den 4007 kann man auch zu einem (ungepufferten) NAND verwursten.
Stefan ⛄ F. schrieb: > Frickelprinz schrieb: >> Vieles ist im Moment nicht lieferbar. > > Kann man Q3 überhaupt diskret kaufen? Was man nicht kaufen kann, macht man sich selbst: https://hackaday.com/2010/05/13/transistor-fabrication-so-simple-a-child-can-do-it/
Stefan ⛄ F. schrieb: > Frickelprinz schrieb: >> Vieles ist im Moment nicht lieferbar. > > Kann man Q3 überhaupt diskret kaufen? Das funktioniert auch mit "normalen" MOSFETs.
H. H. schrieb: > Gibt aber viel Querstrom. Das ist richtig erkannt, darum sollte der Querstrom durch einen Vorwiderstand begrenzt werden. Außerdem sollte schnell geschaltet werden um den kritischen Beteich möglichst schnell zu durchlaufen. Der CD4007 hätte folgende Vorteile: - integrierte Schutzbeschaltung der Gates - für Bastler leichter handhabbar, da DIL14 verfügbar Aber Achtung, N- und P-Kanalgates sind intern paarweise verbunden!
> Der CD4007 hätte folgende Vorteile: > Aber Achtung, N- und P-Kanalgates sind intern paarweise verbunden! Aber Achtung nicht alle! Sonst wuerde NAND ja auch nicht machbar sein.
Cartman schrieb: >> Der CD4007 hätte folgende Vorteile: >> Aber Achtung, N- und P-Kanalgates sind intern paarweise verbunden! > > Aber Achtung nicht alle! > Sonst wuerde NAND ja auch nicht machbar sein. Darum habe ich auch **paarweise** geschrieben und die Datenblätter beigefügt. Braucht man einen einzelnen N- oder P-Kanal FET, dann kann man den Partner unbenutzt lassen.
:
Bearbeitet durch User
H. H. schrieb: > Das funktioniert auch mit "normalen" MOSFETs. Aber es gilt auch hier: - Querstrom beachten, - Überspannungsschutz bei der Handhabung der empfindlichen MOS Bauteile (statische Entladung) - möglichst komplimentäre N- und P-Kanal FETs verwenden - Ugth möglichst nahe an der halben Versorgungsspannung
:
Bearbeitet durch User
Gerald K. schrieb: > - möglichst komlimentäre N- und P-Kanal FETs verwenden Ehr sollte die p-Version den doppelten Kanalwiderstansd Gerald K. schrieb: > H. H. schrieb: >> Das funktioniert auch mit "normalen" MOSFETs. > > Aber es gilt auch hier: > > - Querstrom beachten, > - Überspannungsschutz bei der Handhabung der empfindlichen MOS Bauteile > - möglichst komlimentäre N- und P-Kanal FETs verwenden > - Ugth möglichst nahe an der halben Versorgungsspannung Es ging Stefan um den Substratanschluss.
Gerald K. schrieb: > Darum habe ich auch paarweise geschrieben und die Datenblätter > beigefügt. Das ist der entscheidende Ausschnitt. Aber warum teilweise die Source-Anschlüsse (2, 11, 4 und 9) nicht intern bereits fik und fertig an den Rails angeschlossen sind, aber Teile des Substrates dann wiederum doch, erschließt sich mir irgendwie nicht.
Michael M. schrieb: > Aber warum teilweise die > Source-Anschlüsse (2, 11, 4 und 9) nicht intern bereits fik und fertig > an den Rails angeschlossen sind, aber Teile des Substrates dann wiederum > doch, erschließt sich mir irgendwie nicht. Damit du daraus die im Datenblatt gezeigten Logikgatter bilden kannst.
Michael M. schrieb: > Gerald K. schrieb: > >> Darum habe ich auch paarweise geschrieben und die Datenblätter >> beigefügt. > > Das ist der entscheidende Ausschnitt. Aber warum teilweise die > Source-Anschlüsse (2, 11, 4 und 9) nicht intern bereits fik und fertig > an den Rails angeschlossen sind, aber Teile des Substrates dann wiederum > doch, erschließt sich mir irgendwie nicht. Das habe ich übersehen, das ist eine zusätzlich Einschränkung. Eine Serienschaltung wird ebenfalls schwierig.
Stefan ⛄ F. schrieb: > Damit du daraus die im Datenblatt gezeigten Logikgatter bilden kannst. Das ist zwar ein gutes Argument aber: Gerald K. schrieb: > Eine Serienschaltung wird ebenfalls schwierig.
Michael M. schrieb: > Gerald K. schrieb: > >> Eine Serienschaltung wird ebenfalls schwierig. Z.B. T3 im Anhang.
Gerald K. schrieb: > Z.B. T3 im Anhang. Ich vermute mal, dass man den Anschluss auch einfach getrost mit GND verbunden lassen muss, sonst könnte man diese Mosfets für Eigenkonstruktionen ja nicht nutzen. Sicher bin ich mir da natürlich nicht.
Stefan ⛄ F. schrieb: > Damit du daraus die im Datenblatt gezeigten Logikgatter bilden kannst. Das sind mit Ausnahme des TGs und der Inverterschaltung Pufferanwendungen und keine Gatterfunktionen.
Gerald K. schrieb: > Das sind mit Ausnahme des TGs und der Inverterschaltung > Pufferanwendungen und keine Gatterfunktionen. Auf Seite zwei im Datenblatt steht wie du ein nand mit 3 inputs zu verschalten hast. Fig. 3 zeigt dann auch gleich die Charakteristik. Dazu steht nichts zum n+/p_sub breakdown, wo siehst du denn genau das Problem?
Das Problem war, dass ich mir das Innenleben des CD4007 zu wenig genau angesehen habe. Die Verschaltung der N/P-Kanalfets ist sehr Trickreich und nicht homogen. (z.B. Kontaktierung des Substrats)
Ich denke die Transistoren sitzen für n und p Kanal jeweils alle im gleichen Substrat, daher diese Verbindung. Das detailliertere Schaltbild zeigt auch die dazugehörige alleinige parasitäre p_sub/n_sub Diode.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.