FPGA GPIOs schützen im ausgeschalteten Zustand

[Zod M. (do0zy)]

Hallo Community,

ich möchte für ein kleines Projekt ein FPGA nutzen um ein DVI 
Videosignal aufzunehmen, zu speichern und zu verarbeiten.
Ich nutze hierfür ein Avnet Xilinx Virtex-4 Entwicklungsboard. Um mir 
den Einstieg entwas zu erleichtern und kein "rohes" DVI Signal direkt am 
FPGA verarbeiten zu müssen, nutze ich einen HDMI/DVI Decoder auf einem 
fertigen Entwicklungsboard (https://www.adafruit.com/product/2218).
Um die Signale (RGB, HSYNC, VSYNC, CLK, etc..) von der 
Entwicklunsplatine zum FPGA Board zu führen, entwerfe ich mir eine 
kleine Adapterplatine, die die Signale auf möglichst kurzen Leiterbahnen 
zum FPGA (GPIO-Stecker) bringt.
Da ich hierfür ohnehin ein eigenes kleines PCB Design machen muss, würde 
ich gerne zuätzlich eine Schutzschaltung auf die Platine integrieren, 
die im ausgeschalteten Zustand des FPGA Boards verhindert, dass bereits 
Signale von der DVI Decoder Platine an den GPIOs des FPGA anliegen und 
sie somit beschädigen könnten.
Mein einfacher Ansatz wäre es vor alle Pins einen einfachen Buffer (wie 
diesen hier: https://www.ti.com/product/SN74AHC541-Q1) zu schalten, der 
von meinem FPGA Board versorgt wird und somit erst Signale "durchlässt", 
wenn das FPGA Board in Betrieb ist.

Nun meine Fragen:
1) Ist diese Methode sinnvoll oder gibt es Lösung, die für das Problem 
(besser) geeignet ist?
2) Welche Parameter in Datenblatt des Buffers lassen mich wissen, ob es 
den IC beschädigt, wenn bereits Spannungen am Eingang anliegen, obwohl 
noch keine Vorgungsspannung an dem IC anliegt?

Hoffe ich konnte das Problem verständlich beschreiben. Danke schonmal!

[Pessi Mist (Gast)]

Auf DVI knattern die Signale mit 1.65 GHz über die Strippen, da will man 
keinen unnötigen buffer in den PCB -Pfad einbauen.

Dein 'ausgewählter'
Buffer ist für den Bereich unterhalb 100 MHz gut.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Zod M. schrieb:
> dass bereits Signale von der DVI Decoder Platine an den GPIOs des FPGA
> anliegen und sie somit beschädigen könnten.
Wie könnten diese DVI-Signale denn durch den natürlich gleichzeitig mit 
dem FPGA abgeschalteten Decoder-IC kommen?

[Zod M. (do0zy)]

Pessi Mist schrieb:
> Auf DVI knattern die Signale mit 1.65 GHz über die Strippen, da will man
> keinen unnötigen buffer in den PCB -Pfad einbauen.
>
> Dein 'ausgewählter'
> Buffer ist für den Bereich unterhalb 100 MHz gut.

Aus dem Decoder IC den ich verwenden möchte kommen Signale mit max. 
166Mhz. Aber trotzdem danke für den Hinweis, dann sollte ich dafür einen 
schnelleren Buffer raussuchen.

Lothar M. schrieb:
> Wie könnten diese DVI-Signale denn durch den natürlich gleichzeitig mit
> dem FPGA abgeschalteten Decoder-IC kommen?

Ich versorge das FPGA Board und das Video Decoder Board aus zwei 
unterschiedlichen Netzteilen. Sollte ich einmal den Fehler machen und 
zuerst das Video-Decoder Board anschalten und erst danach das FPGA Board 
würde mein FPGA beschädigt werden.