Hi, Ich bin mir gerade etwas unsicher, wie hoch die Creepage für ein galvanisch getrenntes +48V DC System sein muss, gemäss IEC60335. Ich verwende normales FR4 (CTI = 175) --> Material Group IIIa. Pollution Degree ist 2 und das PCB ist überall mit Lötstoplack beschichtet. Wenn ich richtig liege, sollte die Creepage gemäss Norm bei 0.5mm liegen, was aber sehr hoch ist, da z.B der IC im Anhang (DRV8300 von TI, bis 100V) bereits eine vorgegebene Footprint Creepage von 0.2mm hat. Übersehe ich da etwas?
:
Verschoben durch Moderator
Bert S. schrieb: > Ich bin mir gerade etwas unsicher, wie hoch die Creepage für ein > galvanisch getrenntes +48V DC System sein muss, gemäss IEC60335. Servus, die minimal notwendige Creepages (Kriechstrecken) gemäß IEC 60335 (ich arbeitet üblicherweise mit der DIN EN, aber das macht dafür keinen Unterschied) richten sich vor allem nach dem "Ziel" der Isolation. Es gibt hier 3 Stufen (stark vereinfacht): - Fuktionsisolierung: Dient nur der korrekten Funktion. Diese darf unterschritten werden, wenn dann durch Überrücken der Isolation kein unzulässiger Zustand auftritt - Basisisolierung: Grundlegender Schutz gegen Elektrischen Schlag, meist in Verbindung mit PE. Schutz gegen Zugänglichkeit eines aktives Teil (d.h. mit gefährlicher Spannung). z.B. gegen ein Metallteil, welches mit PE verbunden ist. Die Basisisolierung darf (normalerweise) nicht direkt berührbar sein - Verstärkte Isolierung: Alleiniger Schutz gegen Elektrischen Schlag. Meist die "doppelte Basisisoierung". Wird z.B. bei der Trennung von Schutzkleinspannung (SELV) vs. Netzspannung benötigt. Genaueres muß man sich aber aus der Norm erarbeiten. Ich weiß, es ist lästig, aber es hilft nichts. Die Reihenfolge ist mal grob: - Welche Isolation benötige ich an dieser Stelle? - Welche Spannungen (Arbeits- und/oder Bemessungsspannung) habe ich an der Isolation? - Daraus dann die benötigten Abstände ermitteln. Gruß Robert
Ui schrieb: > Schau dir mal das Datenblatt vom IC an. Wo werden da 100V angelegt? Im Anhang: SHx sowie GHx können auf bis zu 100V ansteigen (Wenn Versorgung genug hoch. (Datenblatt: https://www.ti.com/lit/ds/symlink/drv8300.pdf?ts=1666020341499) der_eine schrieb: > Es gibt hier 3 Stufen (stark vereinfacht): > - Fuktionsisolierung: Dient nur der korrekten Funktion. Diese darf > unterschritten werden, wenn dann durch Überrücken der Isolation kein > unzulässiger Zustand auftritt Da dieses Board in einem geerdeten Gehäuse ist, braucht es bei unserer Applikation erst einmal nur die Funktionsisolierung. Gemäss der Tabelle 18 im Anhang müsste bei 50V und IIIa eine Creepage von 1.1mm eingehalten werden, dass ist für ein PCB enorm viel und gerade um ICs meist unmöglich. Die ganzen Motortreiber Reihen von TI dürften dann gar nicht Markttauglich sein, was ich nicht glaube. Wenn ich z.B hier schaue: http://creepage.com/ --> Creepage, Table 2L and 2N (coated board) of IEC 60950, dann würden hier 0.1mm reichen bei 50VDC. Ist evtl. mit dem Lötstopplack ein Pollution Degree von 1 möglich?
:
Bearbeitet durch User
Ok ich habe hier noch was aus der IEC60664, diese gilt anscheinend für Leiterplatten. Für Pollution Degree 2 müsste man hier bei 50V gerade mal 0.04mm für IIIa nehmen. Sehe ich das richtig, dass diese Norm für Leiterplatten appliziert wird?
:
Bearbeitet durch User
Bert S. schrieb: > Da dieses Board in einem geerdeten Gehäuse ist, braucht es bei unserer > Applikation erst einmal nur die Funktionsisolierung. Gemäss der Tabelle > 18 im Anhang müsste bei 50V und IIIa eine Creepage von 1.1mm eingehalten > werden, dass ist für ein PCB enorm viel und gerade um ICs meist > unmöglich. Die ganzen Motortreiber Reihen von TI dürften dann gar nicht > Markttauglich sein, was ich nicht glaube. Wenn die Funktionsisolierung unterschritten wird, dann müssen nach Kapitel 19.11.2.a diese Isolierungen kurzgeschlossen werden, und geprüft werden, ob unzulässige Zustände auftreten. Unzulässig sind gefährliche Zustände wie z.B. elektrischer Schlag, Feuer, unzulässige Temperaturen in Motorwicklungen etc. Der Kurzschluß von IC-Beinchen müssen aber nach 19.11.2.d sowieso durchgeführt werden. Es hilft nichts. Man muß die GANZE Norm lesen und (halbwegs) verstehen um diese anwenden zu können. Zur 60664-1: Wenn man die 60335-1 erfüllen muß, dann kann man nicht auf kleineren Werte nach 60664-1 ausweichen, AUßER es ist in der 60335-1 ausdrücklich zulässig. Gruß Robert P.S. Es gibt eigentlich für jeden Anwendungsfall noch einen Teil 2 der 60335. Diese heißen dann 60335-2-xy. Diese können Anforderungen aus Teil 1 entweder massiv Verschärfen, Entschärfen oder Abändern. Nur als kleiner Tipp, damit es dann nicht noch am Ende Überraschungen gibt.
Bert S. schrieb: > Da dieses Board in einem geerdeten Gehäuse ist, braucht es bei unserer > Applikation erst einmal nur die Funktionsisolierung. Hmm. Habe ich gerade überlesen. Es kommt darauf an, ob von welcher Isolierung man spricht. Die Isolierung innerhalb der Schaltung ist (fast immer) Funktionsisolierung. Bei der Isolierung gegen geerdetes Blechgehäuse würde ich normalerweise von Basisisolierung ausgehen, außer es handelt sich um PELV. In der DIN EN 60335-1 2020-02 ist im Anhang bei Bild 11 eine (sehr abstrakte) Darstellung gegeben, wann welche Isolierung notwendig ist.
Bert S. schrieb: > Übersehe ich da etwas? Creepage IEC 60335 gilt für Nennspannung damit auch bei Überspannung 'Transienten' kein Funken fliegt. Unsere 230V~ haben z.B. 2500V Überspannung in CAT II. Deine 100V die das IC maximal verträgt sind aber bereits die Überspannung von deiner Nennspannung von 80V, es wäre sogar gut wenn ab exakt 100V die Funken fliegen damit das IC geschützt wird. Daher sind die nötigen Abstände viel geringer, z.B. an Transistorbeinchen bis 1500V tut es TO220 mit 1.5mm Abstand, weil eben am Transistor eh keine höhere Überspannung auftreten kann, vorher leitet der Transistor. Trotzdem: Das Epoxy der IC-Gehäuse hat einen CTI von >=400, manchmal ist dann auch eine solche Platine nötig wie ISOLA Duraver DE104 KF.
der_eine schrieb: > Zur 60664-1: Wenn man die 60335-1 erfüllen muß, dann kann man nicht auf > kleineren Werte nach 60664-1 ausweichen, AUßER es ist in der 60335-1 > ausdrücklich zulässig. In der 60335-1 referenziert es in der Anmerkung bei Tabelle 18 auf die 60664-1 für Leiterplatten, daher habe ich die genommen. Ich sehe, das Thema ist komplexer als es scheint und die Interpretation scheint auseinander zu gehen. Michael B. schrieb: > Daher sind die nötigen Abstände viel geringer, z.B. an > Transistorbeinchen bis 1500V tut es TO220 mit 1.5mm Abstand, weil eben > am Transistor eh keine höhere Überspannung auftreten kann, vorher leitet > der Transistor. Was genau heisst das jetzt für ein PCB Design mit 48V Nennspannung und kompletter Solder Mask in einem geerdeten Metallgehäuse? der_eine schrieb: > Es hilft nichts. Man muß die GANZE Norm lesen und (halbwegs) verstehen > um diese anwenden zu können Das habe ich soweit, jedoch geht es mir am Ende nicht wirklich auf (Creepage >> Pinabstand ICs). Daher die Frage hier.
:
Bearbeitet durch User
Bert S. schrieb: > der_eine schrieb: >> Zur 60664-1: Wenn man die 60335-1 erfüllen muß, dann kann man nicht auf >> kleineren Werte nach 60664-1 ausweichen, AUßER es ist in der 60335-1 >> ausdrücklich zulässig. > > In der 60335-1 referenziert es in der Anmerkung bei Tabelle 18 auf die > 60664-1 für Leiterplatten, daher habe ich die genommen. > > Ich sehe, das Thema ist komplexer als es scheint und die Interpretation > scheint auseinander zu gehen. Guter Konter. Den hatte ich nicht im Blick. Ich würde aber nicht davon ausgehen, daß diese Anmerkung auch für die Lötstellen auf Leiterplatten und Bauteilbeinchen anwendbar ist.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.