STM32H750 SoM erstellen, Angebot

[Epi K. (epi_k)]

Hallo,

ich bin nicht sicher, ob ich in diesem Forum richtig bin:

Ich suche jemand der auf Basis eines Schema nur in PDF Form (inkl. 
BOM-Liste Outline-Angaben etc.) mir eine Platine erstellen kann mit 
Bestückung.
Das Schema + Layout muss also neu erstellt werden mit einer CAD 
Software, bevorzugt KiCAD oder Altium. Die CAD-Daten benötige ich dann 
auch.

Beim Schema handelt es sich quasi um ein SoM, basierend auf 1x STM32H750 
MCU (BGA) mit 1x externen SDRAM (BGA) und 1x externen QSPI-Flash (SO-8).
Im Anhang ein ähnliches Beispiel / Bild.

Ich denke es wird auf 3 bis 4 Layer hinauslaufen. Erfahrung im layouten 
von externen SDRAM / BGA's o.ä. Bauteile ist wichtig.

Falls sich jemand das zutraut (Erfahrung in diesem Bereich hat) und Zeit 
und Resourcen hierfür freistellen kann, dann bitte melden.
Nähere Details kann ich dann zustellen und dann würde ich mich auf ein 
Angebot (Entwicklungskosten) freuen.

Vielen Dank

//////////////////////////////////////////////////////////////////

Hello,

I am not sure if I am in the right place in this forum:

I am looking for someone who can create on the basis of a schematic only 
in PDF form (incl. BOM-list outline details etc.) a PCB with assembly.
The schematic + layout must be created with a CAD software, preferably 
KiCAD or Altium. The CAD data I need then also.

The schematic is a SoM, based on 1x STM32H750 MCU (BGA) with 1x external 
SDRAM (BGA) and 1x external QSPI-Flash (SO-8). Attached is a similar 
example / picture.

I think it will come down to 3 to 4 layers. Experience in layouting
of external SDRAM / BGA's or similar components is important.

If someone is able to do this (has experience in this area) and can 
spare time and resources for this, then please contact me.
I can send you more details and then I would be glad to receive an offer 
(development costs).

Thanks a lot

[Ahtisham K. (Firma: Zero Axis Technologies) (ahtisham_khan)]

Epi K. schrieb:
> Hallo,
>
> ich bin nicht sicher, ob ich in diesem Forum richtig bin:
>
> Ich suche jemand der auf Basis eines Schema nur in PDF Form (inkl.
> BOM-Liste Outline-Angaben etc.) mir eine Platine erstellen kann mit
> Bestückung.
> Das Schema + Layout muss also neu erstellt werden mit einer CAD
> Software, bevorzugt KiCAD oder Altium. Die CAD-Daten benötige ich dann
> auch.
>
> Beim Schema handelt es sich quasi um ein SoM, basierend auf 1x STM32H750
> MCU (BGA) mit 1x externen SDRAM (BGA) und 1x externen QSPI-Flash (SO-8).
> Im Anhang ein ähnliches Beispiel / Bild.
>
> Ich denke es wird auf 3 bis 4 Layer hinauslaufen. Erfahrung im layouten
> von externen SDRAM / BGA's o.ä. Bauteile ist wichtig.
>
> Falls sich jemand das zutraut (Erfahrung in diesem Bereich hat) und Zeit
> und Resourcen hierfür freistellen kann, dann bitte melden.
> Nähere Details kann ich dann zustellen und dann würde ich mich auf ein
> Angebot (Entwicklungskosten) freuen.
>
> Vielen Dank
>
> //////////////////////////////////////////////////////////////////
>
> Hello,
>
> I am not sure if I am in the right place in this forum:
>
> I am looking for someone who can create on the basis of a schematic only
> in PDF form (incl. BOM-list outline details etc.) a PCB with assembly.
> The schematic + layout must be created with a CAD software, preferably
> KiCAD or Altium. The CAD data I need then also.
>
> The schematic is a SoM, based on 1x STM32H750 MCU (BGA) with 1x external
> SDRAM (BGA) and 1x external QSPI-Flash (SO-8). Attached is a similar
> example / picture.
>
> I think it will come down to 3 to 4 layers. Experience in layouting
> of external SDRAM / BGA's or similar components is important.
>
> If someone is able to do this (has experience in this area) and can
> spare time and resources for this, then please contact me.
> I can send you more details and then I would be glad to receive an offer
> (development costs).
>
> Thanks a lot

Hi Epi, I hope you are doing well.

I am an embedded system engineer with 5+ years of experience. I have 
experience in the complete product life cycle. I have an in-house team 
of Hardware and Firmware developers and we can provide you with full 
support in your project. Our team has worked on IOT-based projects and 
also we are providing services to Avionics Industry, Gas Industry 
related products.

I have Hardware Design Engineers who have expertise in designing custom 
boards with multi-layers, differential routing, high-speed signal 
routing, and other standards. We will assist you throughout the process 
from designing to fabrication. I have attached the sample work in 
attachments.

Please let me know if you have any questions. I am looking forward to 
hearing back from you.

Best Regards,
Ahtisham Khan
-Zero Axis Technologies

[Marc X. (marc_x)]

Epi K. schrieb:
> Beim Schema handelt es sich quasi um ein SoM, basierend auf 1x STM32H750
> MCU (BGA) mit 1x externen SDRAM (BGA) und 1x externen QSPI-Flash (SO-8).
> Im Anhang ein ähnliches Beispiel / Bild.
>
> Ich denke es wird auf 3 bis 4 Layer hinauslaufen. Erfahrung im layouten
> von externen SDRAM / BGA's o.ä. Bauteile ist wichtig.

4 Layer wären das absolute Minimum, 6 wären aber auch noch denkbar, für 
jemanden der nicht hauptberuflich jeden Tag Layouts dieser Art macht.

In der Regel scheitern solche Gesuche hier an der mangelnden Erfahrung 
der Auftragssteller, ein realistisches Angebot ohne Garantien, dass das 
Board einer EMV-Prüfung stand hält beginnt schon im vierstelligen 
Bereich.

[Epi K. (epi_k)]

Marc X. schrieb:

> an der mangelnden Erfahrung

was für Erfahrungen, in welchem Bereich?

> schon im vierstelligen
> Bereich.

ok gut, davon gehe ich auch aus...

[Zero V. (Firma: Freelancer) (gnd)]

Hallo,

du kannst mich gerne kontaktieren wenn du jemanden suchst der in diesem 
Bereich viel Erfahrung hat (Embedded Linux Systeme).
Dein Vorteil: Ich bin nebenberuflich als Freelancer tätig, deshalb kann 
ich einen günstigen Stundenlohn anbieten, da mein Hauptjob mich 
finanziert.

Grüße

[Epi K. (epi_k)]

> 4 Layer wären das absolute Minimum, 6 wären aber auch noch denkbar, für
> jemanden der nicht hauptberuflich jeden Tag Layouts dieser Art macht.

Ich habe folgende Info erhalten:

You can't use 4 layers for this project. because you need 2 inner layer 
for break out signal from BGA package, 2 remain inner layer for GND 
layer use reference highspeed signal
It mean
Top
GND
SIG1
SIG2
GND
BOTOTM


Also 4-Layer scheint auch mit viel Erfahrung nicht möglich? Wie schätzt 
ihr das ein... überhaupt sind 6-Layer für Prototypen ja 6mal so teurer 
als ein 4-Layer, ist das normal? Oder habe ich den falschen 
PCB-Hersteller?

[Johnny B. (johnnyb)]

Epi K. schrieb:
> Also 4-Layer scheint auch mit viel Erfahrung nicht möglich? Wie schätzt
> ihr das ein... überhaupt sind 6-Layer für Prototypen ja 6mal so teurer
> als ein 4-Layer, ist das normal? Oder habe ich den falschen
> PCB-Hersteller?

Machs gleich mit 8-Layern, das beschleunigt die Routing-Arbeit ungemein 
und dies dürfte der grösste Kostenfaktor sein.
Ich nehme ja nicht an, dass es sich bei diesem Projekt um eines handelt, 
wo Du in Stückzahlen > 20'000 vordringst.

[Zero V. (Firma: Freelancer) (gnd)]

Epi K. schrieb:
>> 4 Layer wären das absolute Minimum, 6 wären aber auch noch denkbar, für
>> jemanden der nicht hauptberuflich jeden Tag Layouts dieser Art macht.
>
> Ich habe folgende Info erhalten:
>
> You can't use 4 layers for this project. because you need 2 inner layer
> for break out signal from BGA package, 2 remain inner layer for GND
> layer use reference highspeed signal
> It mean
> Top
> GND
> SIG1
> SIG2
> GND
> BOTOTM
>
>
> Also 4-Layer scheint auch mit viel Erfahrung nicht möglich? Wie schätzt
> ihr das ein... überhaupt sind 6-Layer für Prototypen ja 6mal so teurer
> als ein 4-Layer, ist das normal? Oder habe ich den falschen
> PCB-Hersteller?

Epi K. schrieb:
> Also 4-Layer scheint auch mit viel Erfahrung nicht möglich?

Woher kommt denn die Info?
Wieso sollte es mit 4 Lagen nicht gehen?
Der Hersteller ST schreibt dazu: "The minimum configuration that can be 
used is 4 or 6 layers stack-up. An 8 layers boards may be required for a 
very dense PCBs that have multiple SDRAM/SRAM/NOR/LCD components".
EMV technisch wird es mit 6 layern besser.

Für ungefähre Preisabschätzungen:
https://pcbshopper.com/

[Epi K. (epi_k)]

Johnny B. schrieb:
> Machs gleich mit 8-Layern, das beschleunigt die Routing-Arbeit ungemein
> und dies dürfte der grösste Kostenfaktor sein.
> Ich nehme ja nicht an, dass es sich bei diesem Projekt um eines handelt,
> wo Du in Stückzahlen > 20'000 vordringst.

Routing-Arbeit ist nicht der Kostenfaktor...

[Epi K. (epi_k)]

Zero V. schrieb:
> Woher kommt denn die Info?
> Wieso sollte es mit 4 Lagen nicht gehen?

Freelancer... mit einigen Jahren Erfahrung im High-Speed Routing.
Ich habe ja SDRAM, Ethernet, SD-Card und QSPI-Signale...

[Markus W. (dl8mby)]

Frage an die Layout Experten,

nur so am Rande.

Top
GND
SIG1
müsste da nicht noch eine GND Ebene dazwischen, um Übersprechen zu 
verhindern? (eventuell auch eine Versorgungslage 3V 5V etc.)
SIG2
GND
BOTOTM

Danke für die Erläuterung.

Markus

[Zero V. (Firma: Freelancer) (gnd)]

Markus W. schrieb:
> müsste da nicht noch eine GND Ebene dazwischen, um Übersprechen zu
> verhindern?

Nein, du hast da einen Core dazwischen der schafft einen großen Abstand. 
Der Einfluss ist gering da die Referenzlagen GND einen viel geringeren 
Abstand haben.

[Markus W. (dl8mby)]

Danke für die schnelle Antwort.

Das habe ich bei meiner Überlegung übersehen, dass
ja in der Mitte die dicke Trägerlage ist.

Und aus dieser Erfahrung ist wohl der Schluß zulässig,
dass es wohl nur gerade Anzahl von Layers gibt - richtig?

Markus

[Zero V. (Firma: Freelancer) (gnd)]

Markus W. schrieb:
> Und aus dieser Erfahrung ist wohl der Schluß zulässig,
> dass es wohl nur gerade Anzahl von Layers gibt - richtig?

Es gibt auch ungerade (>=3), kostet halt mehr und ist ein Sonderwunsch. 
Gerade Lagenzahlen machen halt aus Produktionssicht und aus Sicht der 
Kupfersymmetrie (kein warping, bending) Sinn.

[Markus W. (dl8mby)]

Wie sieht es denn bei zwölf Lagen und mehr aus?
Da muss ja die Trägerschicht ja immer Dünner werden.
Und dann hätte man ja wieder das Problem des Übersprechens
bei benachbarten Signal-Lagen.

Schade ich war am Freitag auf der Electronica, da hätte ich
bei den PCB Herstellen direkt fragen können. Leider war die
Zeit mit einen Tag viel zu kurz.

Nun will ich aber den Thread nicht mehr weiter stören.

LG+Danke
Markus