Hallo, beim Einsatz eines NAND-Gatters SN74LVC00A wird ein Eingang von einem Operationsverstärker angesteuert, der ein analoges Signal ausgibt. Im Datenblatt wird die Minimum-Schwelle für logisch High mit 2.0V angegeben, und das unabhängig von der Versorgungsspannung. Kann davon ausgegangen werden, dass das Gatter bei z.B. 1.7V am Eingang kein High erkennt? Danke!
Angehängte Dateien:
-
TTL.JPG
50 KB
Juergen P. schrieb: > Kann davon > ausgegangen werden, dass das Gatter bei z.B. 1.7V am Eingang kein High > erkennt? Nein, selbstverständlich nicht.
Das Bild ist doch eindeutig. >=2V = high <=0,8V = low >0,8V & <2V = undefiniert
Angehängte Dateien:
-
Screenshot_20230301_115203.png
40 KB -
SN74.png
100 KB
Weiß auch nicht, welches Datenblatt du offen hast. Der SN74LVC00A von TI hat hier eine andere Beschreibung. Hier ist das Ganze wirklich von deiner Versorungsspannung abhängig. //edit: Sorry, ein falsches Bild mit angehängt.
:
Bearbeitet durch User
Juergen P. schrieb: > Kann davon > ausgegangen werden, dass das Gatter bei z.B. 1.7V am Eingang kein High > erkennt? Die Angabe sagt nur, dass oberhalb von 2V garantiert HIGH erkannt wird und unterhalb von 0.8V garantiert LOW. Bei allen Werten dazwischen kann sowohl als auch erkannt werden ...
Dieses Datenblatt: https://www.ti.com/lit/gpn/sn74lvc00a-q1 Wenn ich 2.0V als Minimum für High lese, gehe ich noch naiv davon aus, dass bei 1.9V noch kein High vorhanden ist?!
Juergen P. schrieb: > beim Einsatz eines NAND-Gatters SN74LVC00A wird ein Eingang von einem > Operationsverstärker angesteuert, der ein analoges Signal ausgibt. Dafür gibt es den 74xx132 bzw. 74xx14.
Juergen P. schrieb: > Wenn ich 2.0V als Minimum für High lese, gehe ich noch naiv davon aus, "Naiv" hast du richtig erkannt ;-) > dass bei 1.9V noch kein High vorhanden ist?! Nein. Das sagt nur, dass dann ein High nicht mehr garantiert wird, aber tatsächlich noch vorhanden sein kann. Die Garantie, dass es kein High mehr ist, gilt erst bei <=0,8V.
Juergen P. schrieb: > Kann davon ausgegangen werden, dass das Gatter bei z.B. 1.7V am Eingang > kein High erkennt? Nein. Du kannst davon aus gehen, dass es unter 0.8V kein high erkennt. Zwischen 0.8 und 2V ist es beliebig was rauskommt.
Üblicherweise wird TTL mit 5V versorgt. Wahrscheinlich handelt es sich bei diesem Baustein um Low-Voltage-TTL: https://de.m.wikipedia.org/wiki/Transistor-Transistor-Logik#Low-Voltage-TTL Low-Voltage-TTL-Logikpegel:
1 | Symbol Parameter min max |
2 | UIH High-Level Input Voltage 2V UDD+0,4V |
3 | UIL Low-Level Input Voltage −0,4V 0,8V |
4 | UOH High-Level Output Voltage 2,4V 5V |
5 | UOL Low-Level Output Voltage 0V 0,4V |
Michael B. schrieb: > Zwischen 0.8 und 2V ist es beliebig was rauskommt. und wenn du ganz großes "Glück" hast, dann schwingt er dazwischen. eines von Murphys Gesetzen: "ganz viel Low, ist fast schon ein bisschen High" ;-)
Gerald B. schrieb: > und wenn du ganz großes "Glück" hast, dann schwingt er dazwischen. Na ja, damit er das nicht tut, muss ja auch die Umschaltgeschwindigkeit hoch genug, also die Verweildauer des Signals zwischen diesen Grenzen kurz genug sein, es gibt ein Limit dafur im Datenblatt. Nur Schmitt-trigger brauchen das nicht.
Gerald K. schrieb: > Wahrscheinlich handelt es sich > bei diesem Baustein um Low-Voltage-TTL: Es handelt sich um überhaupt kein TTL, sondern um einen CMOS-Baustein.
:
Bearbeitet durch User
Beitrag #7367271 wurde vom Autor gelöscht.
Juergen P. schrieb: > Wenn ich 2.0V als Minimum für High lese, gehe ich noch naiv davon aus, > dass bei 1.9V noch kein High vorhanden ist?! Nein, hier ist "Minimum" anders gemeint. Es bedeutet hier, dass 2.0V das Minimum ist, was garantiert noch als High erkannt wird, und das alles darüber auch garantiert als High erkannt wird. LG, Sebastian
Juergen P. schrieb: > beim Einsatz eines NAND-Gatters SN74LVC00A Das ist KEIN TTL! > wird ein Eingang von einem > Operationsverstärker angesteuert, der ein analoges Signal ausgibt. Und schon falsch. > Im Datenblatt wird die Minimum-Schwelle für logisch High mit 2.0V > angegeben, und das unabhängig von der Versorgungsspannung. Kann davon > ausgegangen werden, dass das Gatter bei z.B. 1.7V am Eingang kein High > erkennt? Nein. Natürlich nicht. Das steht doch dort schwarz auf weiß.
Du liest das Datenblatt falsch. Die 0,8 und 2V sind "Recommended Operation Conditions". Das heißt Du sollst keine Spannungen im Bereich dazwischen für Low oder High anlegen. Wenn Du das tust, dann auf eigenes Risiko. Schaltschwellen sind das aber nicht (dann würde da der Fachbegriff "Threshold" auftauchen). Was Du suchst ist ein Gatter mit Schmitt-Trigger-Eingang. Da sind die Schaltschwellen besser definiert so dass es keinen undefinierten Bereich gibt (aber sie haben immer noch Toleranzen abh. von Temperatur, Betriebsspannung und Bauteilexemplar).
:
Bearbeitet durch User
Gerald K. schrieb: > Üblicherweise wird TTL mit 5V versorgt. Wahrscheinlich handelt > es sich bei diesem Baustein um Low-Voltage-TTL Natürlich nicht. Pro-Tip: man kann Bauteilbezeichnungen auch googlen! Wenn man das tut, findet man ganz schnell heraus, daß 74LVC eine low voltage (LV!) CMOS (C!) Logikfamilie ist, deren Eingangspegel bei Versorgung mit Vcc=2.7 .. 3.6V TTL-kompatibel sind.
Danke für die Rückmeldungen. Es verhält sich also wie befürchtet. 74LVC132 ist bereits vorgesehen, viel schärfer wird die Schaltschwelle auch nicht, naja, wenn man 0.9V als worst case Minimum High nimmt beim 74LVC00, dann schon etwas besser ;-)
Angehängte Dateien:
-
LVC_Vo_vs_Vi.png
13 KB
Die Schaltschwelle ist normalerweise nahe bei VCC/2 (Seite 40 von https://www.ti.com/lit/pdf/scba010). Aber dass kann sich wegen Bauteilschwankungen und Temperatur ändern; du weißt nur, dass die Schwelle niemals höher als VIH(min) ist. Siehe auch "Understanding and Interpreting Standard-Logic Data Sheets" (https://www.ti.com/lit/pdf/szza036).
:
Bearbeitet durch User
Juergen P. schrieb: > Es verhält sich also wie befürchtet. > 74LVC132 ist bereits vorgesehen, viel schärfer wird die Schaltschwelle > auch nicht, naja, wenn man 0.9V als worst case Minimum High nimmt beim > 74LVC00, dann schon etwas besser ;-) Wenn du eine wohl definierte Schaltschwelle brauchst, gibt es dafür einen Komparator. Falls du mehr oder weniger langsame Umschaltvorgänge hast, brauchst du noch eine Hysterese, um Zappeleien an den Flanken im Keim zu ersticken.
Axel S. schrieb: > Juergen P. schrieb: > >> beim Einsatz eines NAND-Gatters SN74LVC00A > > Das ist KEIN TTL! Richtig. Da jedoch der min. HIGH-Eingangspegel 2.0V beträgt wäre zumindest der Eingang in der Lage, normale (LS-)TTL-Signal zu verarbeiten. Vielleicht war einfach das gemeint ...
Klaus H. schrieb: > Da jedoch der min. HIGH-Eingangspegel 2.0V beträgt wäre zumindest der > Eingang in der Lage, normale (LS-)TTL-Signal zu verarbeiten. > Vielleicht war einfach das gemeint ... Und Schaltschwellen verschieben sich bei CMOS je nach Vcc. Habe ich selber getestet. Die LS-TTL können mit CMOS (4000-er) kombiniert werden. Aber dann nur bis 5V. Wenn 15 V an CMOS, dann ist low schon zu groß. Also immer high. Das war der Ansatz im Datenblatt oben. Also nochmal, mit welcher Vcc wird der Baustein betrieben? Die 3,6V waren doch anempfohlen. Geht aber nicht kaputt, wenn 5V Standard TTL-Pegel angelegt werden. So interpretiere ich das. Was die Logik dann macht, steht auf einem anderen Blatt. "Fuzzy Logik" ist der zugehörige Begriff. Wird sogar manchmal bewusst so gemacht. ciao gustav
Karl B. schrieb: > Klaus H. schrieb: >> Da jedoch der min. HIGH-Eingangspegel 2.0V beträgt wäre zumindest >> der Eingang in der Lage, normale (LS-)TTL-Signal zu verarbeiten. >> Vielleicht war einfach das gemeint ... > > Und Schaltschwellen verschieben sich bei CMOS je nach Vcc. Nicht bei dieser Logik-Familie. Zumindest wenn man bei Vcc=2.7 .. 3.6V bleibt. Wenn man auf TTL-Kompatibilität Wert gelegt hat, wird die Schaltschwelle ca. bei 1.4V liegen. Mit einer kleinen Rest-Abhängigkeit von Betriebsspannung und Temperatur. > Habe ich selber getestet. Die LS-TTL können mit CMOS (4000-er) > kombiniert werden. Es ist dir vielleicht aufgefallen, daß das kein 4000er CMOS ist. Seitdem sind gut 40 Jahre ins Land gegangen. > 3,6V waren doch anempfohlen. Geht aber nicht kaputt, wenn 5V > Standard TTL-Pegel angelegt werden. So interpretiere ich das. Fast richtig. Richtig ist: im Gegensatz zu z.B. 4000er CMOS darf bei 74LVC der H-Pegel auch größer als die Betriebsspannung sein. Nicht richtig ist, 5V mit TTL H-Pegel zu assoziieren. TTL wird zwar mit 5V Betriebsspannung betrieben. Der H-Pegel eines TTL-Gattern erreicht aber höchstens 3.6V.
(prx) A. K. schrieb: > Gerald K. schrieb: >> Wahrscheinlich handelt es sich >> bei diesem Baustein um Low-Voltage-TTL: > > Es handelt sich um überhaupt kein TTL, sondern um einen CMOS-Baustein. Bei CMOS erreicht Ausgangspegel die Spannungsversorgung und wächst mit dieser. Darum hat mich folgendes irritiert: Juergen P. schrieb: > Im Datenblatt wird die Minimum-Schwelle für logisch High mit 2.0V > angegeben, und das unabhängig von der Versorgungsspannung. Ein Blick ins DB zeigt jedoch es handelt sich um CMOS-Technologie.
:
Bearbeitet durch User
Angehängte Dateien:
-
CMOS_Logic.png
36 KB
Gerald K. schrieb: > Bei CMOS erreicht Ausgangspegel die Spannungsversorgung und wächst mit > dieser. Trotzdem können die Eingangsschwellen fest liegen, z.B. bei HCT https://www.ti.com/lit/an/scla011/scla011.pdf?ts=1678317645084
Klaus H. schrieb: > Die Angabe sagt nur, dass oberhalb von 2V garantiert HIGH erkannt wird > und unterhalb von 0.8V garantiert LOW. Bei allen Werten dazwischen > kann sowohl als auch erkannt werden ... Es kann sogar sein, dass das Gatters kein vernünftiges Ausgangssignal liefert, wenn ein Eingang im undefinierten Bereich liegt. Bei vielen Logikgattern gibt es gar keine Schalt - Schwelle, man kann sie sogar analog als Verstärker benutzen.
Thomas R. schrieb: > Weiß auch nicht, welches Datenblatt du offen hast. > Der SN74LVC00A von TI hat hier eine andere Beschreibung. > Hier ist das Ganze wirklich von deiner Versorungsspannung abhängig. > > //edit: Sorry, ein falsches Bild mit angehängt. Interessant, das Bild :-) (ehrlich!) Um was geht es, wo stehen diese Infos? ciao Marci
Axel S. schrieb: > Juergen P. schrieb: > >> beim Einsatz eines NAND-Gatters SN74LVC00A > > Das ist KEIN TTL! Haarspalterei. Ursprünglich bezeichnet TTL die Bipolar-Technologie mit dem Multiemitter-Transistor am Eingang. Umgangssprachlich bezeichnet man damit heutzutage aber alles, was <0,8 V für Low und >2 V für High als Eingangspegel erwartet. Im Gegensatz zu CMOS, wo die Pegel bei <1/3 Vdd und >2/3 Vdd liegen, also von der Amplitude der Versorgungsspannung abhängen. Wer sich beruflich mit Logikschaltungen oder Mikrocontrollern beschäftigt, der weiss was gemeint ist.
Soul E. schrieb: > Umgangssprachlich bezeichnet man damit heutzutage aber alles, > was <0,8 V für Low und >2 V für High als Eingangspegel erwartet. Ich möchte ergänzen: Und nicht viel mehr als 5 Volt verträgt.
:
Bearbeitet durch User
> Ich möchte ergänzen: Und nicht viel mehr als 5 Volt verträgt.
Das ist so pauschal unzutreffend.
LS-TTL, nur als Beispiel, vertraegt einiges mehr.
Angehängte Dateien:
-
2023-03-10_18-04.png
130 KB
Motopick schrieb: > Das ist so pauschal unzutreffend. > LS-TTL, nur als Beispiel, vertraegt einiges mehr. ????
Früher(tm) wurden logisch unbenutzte Eingänge mit einem Widerstand oder einer Diode nach VCC für positive Eingänge beschaltet. Mehr als 5,5V durften nicht angelegt werden. Ich vermute, der Grund ist der Multiemitter in der Eingangsstufe, damit dessen andere Emitter noch funktionieren. CMOS verträgt direkte Railspannungen.
Angehängte Dateien:
-
74LS00.png
40 KB
> der Grund ist der Multiemitter in der Eingangsstufe
Richtig. Und dann sieh dir mal die Eingangsstufe bei
"Low-Power Schottky TTL (74LS)" an.
Abdul K. schrieb: > Mehr als 5,5V durften nicht angelegt werden. > Ich vermute, der Grund ist der Multiemitter in der Eingangsstufe Ja, aber nicht aus diesem Grund, sondern weil die Basis des Multiemitter-Transistors auf ca. 1.4V liegt und die BE-Strecke dann in Sperrichtung betrieben wird. Die erlaubte Sperrspannung der BE-Strecke ist gering. Bei diskreten Kleinsignaltransistoren bricht sie ca. bei 7V durch. Die 5.5V sind der sehr kleinen Geometrie der integrierten Transistoren geschuldet. Und natürlich etwas Reserve. > CMOS verträgt direkte Railspannungen. Manche auch mehr. Z.B. besagte 74LVC (das ursprüngliche Thema dieses Threads). Oder explizite Pegelkonverter-IC, etwa der 4049/4050. 74LS hat den Multiemitter-Transistor nicht, sondern verknüppert die Eingangssignale mit Schottky-Dioden. Die vertragen dann bis 7V Eingangsspannung.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.