Forum: Mikrocontroller und Digitale Elektronik Seitliche Stützkondensatoren bei kleinem BGA?


von Peter M. (pbm)


Angehängte Dateien:

Lesenswert?

Laut diversen Beiträgen hier im Forum werden die Stützkondensatoren für 
BGAs am einfachsten auf der Rückseite der Platine angebracht. Jetzt 
möchte ich aber nur einen BGA verwenden und eine doppelseitige Platine 
nur für eine Handvoll Kondensatoren gerne vermeiden.

Wie praktikabel wäre es für den angehängten SDRAM IC (8 x 8 qmm), die 
Stützkondensatoren an der Seite zu platzieren (drei oben, zwei unten, 
vier für die Einzelgänger in den Ecken)?

Ich habe auch von Kondensatoren unter dem IC gelesen (hier z.B. zwischen 
den beiden Gruppen), aber das ist für mich nicht praktikabel.

von Vanye R. (vanye_rijan)


Lesenswert?

> eine doppelseitige Platine
> nur für eine Handvoll Kondensatoren gerne vermeiden

Du willst ein SD-Ram auf einer einseitigen Platine? Viel Glueck. :-)
Bin mal gespannt wie das du das ueberhaubt layouten willst.

Ansonsten sind die ueblichen Vorgaben dazu da das ein Layout 
idealerweise
beim erstenmal funktioniert, man durch den EMV-Test kommt und auch 
allgemein ein bisschen Zuverlaessigkeit gegen Variationen bei 
Bausteinen, PCB-Material usw hin bekommt.
Natuerlich kann man auch manches ans laufen bekommen wenn es nur fuer 
ein Einzelstueck auf dem Basteltisch sein soll! Allerdings braucht es 
dafuer entweder Erfahrung, Glueck oder Mut.

Vanye

von Gustl B. (gustl_b)


Lesenswert?

Da hier nichts zur Geschwindigkeit steht kann das sehr gut auch mit zwei 
Lagen funktionieren. Bauteile nur auf einer Seite ist dabei ebenfalls 
voll OK.

von Peter M. (pbm)


Lesenswert?

Vanye R. schrieb:
> Du willst ein SD-Ram auf einer einseitigen Platine? Viel Glueck. :-)
> Bin mal gespannt wie das du das ueberhaubt layouten willst.

Damit keine Missverständnisse aufkommen: Ich meine eine 4-lagige 
Platine, die nur auf einer Seite bestückt ist -- also einseitig.

von Peter M. (pbm)


Lesenswert?

Gustl B. schrieb:
> Da hier nichts zur Geschwindigkeit steht kann das sehr gut auch mit zwei
> Lagen funktionieren. Bauteile nur auf einer Seite ist dabei ebenfalls
> voll OK.

Takt ist maximal 108 MHz, tatsächlich etwas weniger.

von Vanye R. (vanye_rijan)


Lesenswert?

> Ich meine eine 4-lagige Platine, die nur auf einer Seite bestückt
> ist -- also einseitig.

Okay, ich denke das wird man hin bekommen.

> Takt ist maximal 108 MHz, tatsächlich etwas weniger.

Der von dir genutzte Takt ist irrelevant. Entscheidend ist die
Steilheit der Flanken. Also wenn du so willst die maximale
Geschwindigkeit welche die Bauteile koennen. Das ist z.B
der Grund wieso man bei vielen MCUs die Geschwindigkeit
der Ausgaenge einstellen kann.

Vanye

von Gustl B. (gustl_b)


Lesenswert?

Ist machbar. Etwas unpraktisch dafür ist die Anordnung der 
Versorgungsbällchen, aber mach einfach schöne Inseln auf der 
Versorgungslage. Und die bekommen dann neben dem IC ihre Cs.

: Bearbeitet durch User
von Peter M. (pbm)


Lesenswert?

Danke für eure Einschätzungen, dann versuche ich das mal. Die Ausgänge 
lassen sich tatsächlich einstellen, also kann ich ggf. mit der 
Geschwindigkeit runter gehen.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Gustl B. schrieb:
> Ist machbar.
Habe ich mit einem FPGA mit einem 140MHz-Design auch schon gemacht. 
Funktioniert problemlos. Zum "Gegentest" habe ich mal bei 5 Delinquenten 
die Blockkondensatoren alle entfernt und das Ding im Klimaschrank 
gequält. Erst bei -20°C traten bei einem einzigen davon vereinzelt 
Probleme auf.

von Falk B. (falk)


Lesenswert?

Peter M. schrieb:
> Danke für eure Einschätzungen, dann versuche ich das mal. Die Ausgänge
> lassen sich tatsächlich einstellen, also kann ich ggf. mit der
> Geschwindigkeit runter gehen.

Der "Trick" lautet, die Kondensatoren so flächig wie möglich an die 
BGA-Pins anzubinden. Hier braucht man halt zwangsläufig zwei VIAs, eins 
am BGA, eins am Kondensator. Nicht schön, wird aber bei normalem SDRAM 
und reichlich 100MHz noch funktionieren.

von Falk B. (falk)


Lesenswert?

Lothar M. schrieb:
>> Ist machbar.
> Habe ich mit einem FPGA mit einem 140MHz-Design auch schon gemacht.

Ja, aber die Frage ist WIE im Detail?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Falk B. schrieb:
> Ja, aber die Frage ist WIE im Detail?
Lokale Versorgungsinseln und die Kondensatoren dicht an das Gehäuse. 
Möglichst nicht erst Durchsteiger runter und dann wieder hoch, sondern 
auf der oberen Kupferlage gerade raus. Das ging nicht an allen 
Versorgungspins, die inneren mussten dann doch runter auf eine 
Versorgungsinsel, die dann wieder dicht am FPGA geblockt wurde.

Bei dem Gehäuse hier würde ich die VDDQ flächig im Top-Kupfer machen und 
die VSSQ eine Lage tiefer rausführen. Dann zwei oder 3 kleine 0402 
Blockkondensatoren da dran.

Die VDD und VSS sind zum Glück nicht gekreuzt, sondern links und rechts 
getrennt. Da würde ich oben und unten Block-Cs vorsehen.

Beitrag #7448205 wurde von einem Moderator gelöscht.
von Peter M. (pbm)


Lesenswert?

Falk B. schrieb:
> Der "Trick" lautet, die Kondensatoren so flächig wie möglich an die
> BGA-Pins anzubinden. Hier braucht man halt zwangsläufig zwei VIAs, eins
> am BGA, eins am Kondensator. Nicht schön, wird aber bei normalem SDRAM
> und reichlich 100MHz noch funktionieren.

Kann ich mir das so vorstellen, dass ich je einen Pin und den 
entsprechenden Kondensator mit einer kleinen Fläche verbinde statt einer 
normalen Leiterbahn? Also so in etwa wie eine super dicke Leiterbahn?

Und die Vias sind dafür da, diese Flächen auf die verschiedenen Lagen zu 
verteilen?

: Bearbeitet durch User
von Falk B. (falk)


Lesenswert?

Peter M. schrieb:
> Kann ich mir das so vorstellen, dass ich je einen Pin und den
> entsprechenden Kondensator mit einer kleinen Fläche verbinde

Nicht einzeln. Man bindet praktisch alle VCC-Pins an eine kleine Fläche 
an, zieht die an der Seite des BGAs raus und platziert dort die 
Kondensatoren.

> statt einer
> normalen Leiterbahn? Also so in etwa wie eine super dicke Leiterbahn?

Ja

> Und die Vias sind dafür da, diese Flächen auf die verschiedenen Lagen zu
> verteilen?

Beim BGA kommt man wie bei allen SMD-Bauteilen nur auf der oberen Lage 
direkt an die Pins ran. Alles andere braucht eine VIA, um auf andere 
Ebenen zu kommen. Wie Lothar schon empfahl, sollte man versuchen, VCC 
auf der Oberseite als Fläche zu führen. GND liegt innen und wird per VIA 
angebunden.

von Peter M. (pbm)


Lesenswert?

Danke Falk, jetzt habe ich es verstanden.

von Veit D. (devil-elec)


Lesenswert?

Hallo,

verstehe ich das für mich falsch? Ich mach zwar mit BGA nichts und werde 
auch mit BGA nichts machen, nur dachte ich das immer jeder VCC Pin 
seinen eigenen Kondensator bekommt. Wenn man jetzt alle VCC Pins mit 
einer Fläche verbindet, dann rausführt und dann Kondensatoren platziert, 
hat man doch einen "Haufen Kapazität" ohne Trennung zu den Pins. Gelten 
bei BGA wegen der Dichte andere Regeln?

von Falk B. (falk)


Lesenswert?

Veit D. schrieb:
> verstehe ich das für mich falsch? Ich mach zwar mit BGA nichts und werde
> auch mit BGA nichts machen, nur dachte ich das immer jeder VCC Pin
> seinen eigenen Kondensator bekommt.

Ja, aber das sagt nix über die Verbindung aus.

> Wenn man jetzt alle VCC Pins mit
> einer Fläche verbindet, dann rausführt und dann Kondensatoren platziert,
> hat man doch einen "Haufen Kapazität" ohne Trennung zu den Pins.

Wo liegt das Problem?

> Gelten
> bei BGA wegen der Dichte andere Regeln?

Kommt drauf an.

von Udo K. (udok)


Lesenswert?

Ob das machbar ist, hängt sehr vom FPGA Zweck ab.
Wenn da ein paralleler Bus rausgeführt wird - wo viele Pins gleichzeitig 
schalten,  dann sind die Stützkondensatoren viel kritischer, wie wenn da 
nur ein paar serielle I2C/SPI dranhängen.  Was auch hilft, ist mit der 
Versorgungsspannung für die IO soweit wie möglich runterzugehen.

von Veit D. (devil-elec)


Lesenswert?

Hallo,

ich dachte das dabei "zu viele" Vcc Pins unnötig lange Wege zum 
Kondensator haben. Es sind bestimmt kleine Vcc Grüppchen gemeint die 
dann am Rand ein zwei Kondensatoren gemeinsam bekommen. Wenn man das 
rundherum macht sind meine Bedenken zerstreut. :-) Ich halte mich am 
Besten raus.

: Bearbeitet durch User
von Falk B. (falk)


Lesenswert?

Veit D. schrieb:
> Hallo,
>
> ich dachte das dabei "zu viele" Vcc Pins unnötig lange Wege zum
> Kondensator haben.

Jain. Kürzer ist hier praktisch nicht möglich. Außerdem ist die Fläche 
breit, das senkt die Induktivität noch mal deutlich.

> Es sind bestimmt kleine Vcc Grüppchen gemeint die
> dann am Rand ein zwei Kondensatoren gemeinsam bekommen.

So in etwa.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Veit D. schrieb:
> das immer jeder VCC Pin seinen eigenen Kondensator bekommt
Und dass im Idealfall dieser Kondensator auf der anderen Seite an den 
zugehörigen GND Pin geht...

Weil es beim BGA aber so eine eindeutige paarweise Zuordnung meist 
sowieso nicht gibt, geht man auf möglichst kurzem Weg zu den möglichst 
nshe platzierten Blockkondensatoren.

Der Trick: das Layout muss eben hinterher
1. zuverlässig funktionieren  und
2. nicht übermäßig stören

: Bearbeitet durch Moderator
von Veit D. (devil-elec)


Lesenswert?

Hallo,

ja genau, wenn es am Ende funktioniert ist alles i.O.  :-)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.