Hallo zusammen,
ich habe ein Trigger Signal, welches ich gerne aufsplitten möchte (1:2).
Dabei sollen die Ausgänge folgende Modes können:
1
Mode 1: Eingang ----- Ausgang 1
2
|--- Ausgang 2
3
4
Mode 2: Eingang ----- Ausgang 1
5
|--- OFF
6
7
Mode 3: Eingang ----- OFF
8
|--- Ausgang 2
9
10
Mode 4: Eingang - x ---- Ausgang 1 = abwechselnd 1 und 2
11
|--- Ausgang 2
Die Auswahl der Modes sollte über DIP Schalter geschehen.
Mit einem kleinen µC kann man das sicher alles handhaben, aber damit
habe ich leider noch keine Erfahrungen - habe zwar schon VDHL usw
gemacht, aber noch kein C. Will nicht mit Kanonen auf Spatzen
schießen...
Vom Timing her sind die Signale nicht super kritisch, 1-2µs Delay/Skew
zwischen den Ausgängen sind ok!
Kommt vielleicht sogar eine diskrete FET/Gatter/FF Schaltung in Frage?
Vielen Dank!
Andi schrieb:> Kommt vielleicht sogar eine diskrete FET/Gatter/FF Schaltung in Frage?
Ja, für "abwechselnd" brauchst du einen Zustandsspeicher. Da bietet sich
ein FF an.
> Mit einem kleinen µC kann man das sicher alles handhaben, aber damit> habe ich leider noch keine Erfahrungen
"Erfahrung" kommt von "erfahren". Die wächst nicht auf Bäumen, vielmehr
muss man sie selber sammeln.
Lothar M. schrieb:> Irgendwie kapiere ich diese Darstellung nicht...
Wollte es versuchen irgendwie visuell darzustellen, aber ich beschreibe
es nochmal:
Mode 1: beide Ausgänge übernehmen den 0/1 Zustand vom Eingang
Mode 2: nur Ausgang 1 wird vom Eingang geschalten, Ausgang 2 ist OFF.
Mode 3: nur Ausgang 2 wird vom Eingang geschalten, Ausgang 1 ist OFF.
Mode 4: Beide Ausgänge wechseln sich ab und übernehmen jeweils
abwechselnd den Zustand vom Eingang. Eine LH und HL Flanke wechselt für
den nächsten Puls auf den anderen Aufgang.
Habe auch nochmal ein fixes Paint Bild gemalt :D
Hallo,
so richtig auf einen grünen Zweig komme ich noch nicht.
Wenn ich zwei AND Gatter verwende, kann ich schon mal drei der vier Modi
erschlagen.
Damit kann ich einen Schalter für OUT1 verwenden und einen Schalter für
OUT2 verwenden. Jeweils kombiniert geht mein IN jeweils durch, oder auch
nicht.
+------+
IN ------>| AND |------> OUT1
SW1 ------>| GATE |
+------+
+------+
IN ------>| AND |------> OUT2
SW2 ------>| GATE |
+------+
Wie ich nun aber zusätzlich noch mit einem JK das Toggle Signal
einbringen kann, verstehe ich noch nicht so recht. Auch der 4:1 MUX
könnte Sinn machen, wenn ich mit zwei Schaltern meine 4 Modi kodieren
kann an A/B.
Aber was genau bringe ich dann an die Eingänge des MUX?
Da ist mein Gehirn noch nicht flexibel genug :)
Wenn ich Q und #Q des JK zusätzlich noch auf die AND Gatter lege incl.
Pull-up und das JK dann über einen Schalter mit Spannung versorge, oder
es stromlos schalte, dann hole ich mir doch fiese Delay rein, so dass
mein 100µs Eingangssignal dann unter Umständen nicht mehr 100µs am
Ausgang ist, oder? Das JK achtet ja nur auf die Flanke und nicht auf die
Länge des Pulses?
Danke!
Andi schrieb:> Wie ich nun aber zusätzlich noch mit einem JK das Toggle Signal> einbringen kann, verstehe ich noch nicht so recht.
Du kannst die beiden FF kaskadieren, daß sie abwechselnd schalten und
dann jeweils über /1E, /2E des MUX low erzwingen.
In den anderen Modi kannst Du über /RD den jeweiligen FF auf low halten.
D.h. für den Wechselmodus muß S1, S2 = high sein.
Für die ersten drei Modes braucht man kein aktives Bauteil, das kann man
direkt über 2 Dip schalter führen und auswählen. Für Modus 4 lässt man
das FF immer mitlaufen und routet es bei Bedarf über 2 DIP Schalter.
Für die ersten drei Modes also nur 2 DIP Schalter und für Mode 4 nochmal
2.
Peter D. schrieb:> Anbei mal die Schaltung.
Vielen Dank Peter!
Darauf wäre ich so erstmal nicht so ohne Weiteres gekommen.
Ich habe mal mit LTSpice etwas rumgefummelt.
Habe mal alles unsauber zusammen geworfen.
Alles funktioniert wie gewollt!
Nur der Mode 1 dürfte so nicht gehen, da bei S0 = 0 und S1 = 0 beide FF
im Reset gehalten werden und dadurch OUT0/1 jeweils "0" sind.
Im Datenblatt findet sich allerdings in der Logiktabelle die Zeile
"Undetermined" mit "#SD = L , #RD 0 L" und da steht dann "Q = H , #Q =
L".
Hier scheint also die Simulation nicht mit dem Datenblatt
übereinzustimmen.
Die Frage ist nun: was passiert in der Realität?
"Undetermined" klingt nicht gerade zuverlässig :D
Ich habe das Problem jetzt evtl- etwas zu kompliziert gelöst denke ich
und bitte um Meinungen:
- ich habe einen doppelten 2:1 Mux verwendet
- S0 und S1 gehen in ein OR Gate und steuern so den SELECT Pin des Mux
- bei "00" ist SELECT = 0 und damit wird das originale IN Signal an OUT1
und OUT2 sichtbar, damit sind beide Ausgänge an.
- sobald entweder S0 oder S1 auf HIGH sind, tritt die JK Schaltung in
Kraft und wechselt dort die Modes.
Ich hoffe das passt so?
DANKE!
Andi schrieb:> Die Frage ist nun: was passiert in der Realität?> "Undetermined" klingt nicht gerade zuverlässig :D
Das Datenblatt stimmt, sonst hätte sich schon längst jemand beschwert.
/SD = 0 erzwingt Q = 1, unabhängig von /RD.
Das läßt sich auch aus der Innenschaltung ablesen.
Es gibt allerdings noch andere Hersteller des 74HC112, wo sich /Q
unterschiedlich verhält. Aber der wird ja hier nicht benutzt.
Es kann also ausnahmslos jeder 74xx112 benutzt werden.
Andi schrieb:> Ich habe das Problem jetzt evtl- etwas zu kompliziert gelöst denke ich> und bitte um Meinungen:
Naja, Du brauchst 2 ICs mehr.
Es gibt tatsächlich einen einzigen Hersteller, der dabei Q auf low zieht
(Onsemi).
Alle anderen ziehen Q auf high (TI, NXP, ST, Harris, Renesas, Toshiba,
Fairchild).
Anbei der Unterschied zwischen TI und NXP bezüglich /Q.
Thread beobachten
Seitenaufteilung abschalten