ENC424J600 Schaltplan

[Ingo S. (schicki)]

Hallo Zusammen,

ich habe für meine Microcontroller eine neue Zusatzplatine für die 
Ethernet-Anbindung gezeichnet. Mit dem PIC18F97J60 bzw. mit dem ENC28J60 
habe ich sehr positive Erfahrungen gemacht. Daher würde ich mich gerne 
auch mal mit dem Nachfolger beschäftigen.

Wie müssen die die Pins für die parallele Ansteuerung verschaltet 
werden, wenn ich den IC nur per SPI ansteuern möchte. Hat da jemand von 
euch Erfahrungswerte? Bevor ich das Layout erstelle möchte ich 
sicherstellen, dass im Schaltplan keine offensichtlichen Fehler 
enthalten sind.

Viele Grüße
Ingo

[Harald K. (kirnbichler)]

Ingo S. schrieb:
> Wie müssen die die Pins für die parallele Ansteuerung verschaltet
> werden, wenn ich den IC nur per SPI ansteuern möchte.

Steht im Datenblatt.

https://ww1.microchip.com/downloads/aemDocuments/documents/OTH/ProductDocuments/DataSheets/39935c.pdf

Seite 16:

When the SPI interface is enabled, all PSP interface
pins  (except  PSPCFG2  and  PSPCFG3  on
ENC624J600 devices) are unused. They are placed in
a high-impedance state and their input buffers are dis-
abled. For best ESD performance, it is recommended
that the unused PSP pins be tied to either V SS or V DD .
However, these pins may be left floating if it is desirable
for board level layout and routing reasons.

Sprich: Du kannst die Pins unbeschaltet lassen, bessere 
ESD-Eigenschaften aber bekommst Du mit Pullups- oder -Downs.