Hallo, Ich versuch eine Platine in KICAD zu erstellen. Dafür benötige ich Durchkontaktierungsvias. Wenn ich diese auf Eurocircuits bestellen möchte, kommt ein Fehler, dass der Außenlagenrestring 0mm beträgt, obwohl ich eine Mindestbreite von 0.125mm angegeben habe. Weiss jemand was der Fehler sein könnte. Eine weitere Frage wäre, ob man vor allen ICs auf einer Leiterplatte unbedingt einen Kondensator benötigt oder ob das nur für die Perfektion ist. Gruß und Danke im Voraus
Basti schrieb: > Dafür benötige ich > Durchkontaktierungsvias. Wenn ich diese auf Eurocircuits bestellen > möchte, kommt ein Fehler, dass der Außenlagenrestring 0mm beträgt, > obwohl ich eine Mindestbreite von 0.125mm angegeben habe. Zeig mal ein paar Screenshots. Basti schrieb: > Eine weitere Frage wäre, ob man vor allen ICs auf einer Leiterplatte > unbedingt einen Kondensator benötigt oder ob das nur für die Perfektion > ist. Kommt drauf an.
Angehängte Dateien:
-
Screenshot__54_.png
270 KB -
Screenshot__55_.png
170 KB -
Screenshot__56_.png
140 KB
> Zeig mal ein paar Screenshots. > Sind angehägt > Kommt drauf an. auf was ?
Basti schrieb: > obwohl ich eine Mindestbreite von 0.125mm angegeben habe Diese interessiert nur den DRC. Hast du den denn überhaupt laufen lassen? Da, wo du die zu verwendenden Vias definierst, musst du dich schon selbst kümmern, dass diese auch passen. Btw., eine minimale Leiterbreite von 0 ist ganz sicher nicht sinnvoll.
> Diese interessiert nur den DRC. Hast du den denn überhaupt laufen > lassen? Ja, ich habe ihn laufen lassen. Dieser gibt aber keine Fehler an. > Da, wo du die zu verwendenden Vias definierst, musst du dich schon > selbst kümmern, dass diese auch passen. Wir haben passsende Ringbreiten von 0,125mm angegeben, aber die Fehlermeldung kommt trotzdem. > Btw., eine minimale Leiterbreite von 0 ist ganz sicher nicht sinnvoll. Was ist dann eine sinnvolle mindestbreite? Unsere Leiterbahnbreite beträgt eigentlich 0,2mm.
Sind das da 4 oder gar 6 Layer? Für eine Platine die problemlos in Duallayer ging, mit etwas wollen (und unnötigen und unangebrachten Masochismus) sogar einlagig. Das man sich Quadlayer leistet was kaum teurer ist und dafür eine VCC und GND Plane (die dann aber auf Innenlagen sein sollten) sehe ich ja ein, mache ich auch selbst. Aber mehr?
Basti schrieb: > Was ist dann eine sinnvolle mindestbreite? Die, die dein Leiterplattenfertiger in seinen Design Rules bzw. Manufacturing Capabilities, oder wie auch immer er es nennt, angibt.
Christian E. schrieb: > Sind das da 4 oder gar 6 Layer? Für eine Platine die problemlos in > Duallayer ging, mit etwas wollen (und unnötigen und unangebrachten > Masochismus) sogar einlagig. > > Das man sich Quadlayer leistet was kaum teurer ist und dafür eine VCC > und GND Plane (die dann aber auf Innenlagen sein sollten) sehe ich ja > ein, mache ich auch selbst. Aber mehr? Aufgrund der Größe und Komplexität unserer Schaltung, haben wir 6 Layer benötigt. Ground ist auf Ebene 5 ; VCC auf Back
Basti schrieb: > Was ist dann eine sinnvolle mindestbreite? Unsere Leiterbahnbreite > beträgt eigentlich 0,2mm. Das hängt vom Fertiger der PCB ab. Der gibt vor welche Größen einzuhalten sind. Hier https://www.eurocircuits.de/blog/kicad-design-regeln/ stehen die Designregeln für KiCAD. Bei KiCAD mußt Du das wohl alles manuell eingeben, da lt. Eurocircuits KiCAD keine Designfiles importieren kann. Dein Restring dürfte wohl etwas zu klein sein. Lt. der verlinkten Seite ist der minimale Bohrungsdurchmesser 0,35mm und der der minimale Viadurchmesser 0,6mm, was dann ein ein Restring von 0,25mm wäre. Für die Innenlagen ist der minimale Viadurchmesser sogar 0,65mm, womit sich ein Restring von 0,3mm ergibt. Ich lade mir immer die Designrules als File herunter und importiere diese in mein ECAD-System, da gab es dann auch noch nie Probleme. Wenn das nicht geht, dann muß man das halt per Hand machen, was naturgemäß fehlerträchtig ist.
:
Bearbeitet durch User
Hallo Basti. Basti schrieb: > Ich versuch eine Platine in KICAD zu erstellen. Dafür benötige ich > Durchkontaktierungsvias. Wenn ich diese auf Eurocircuits bestellen > möchte, kommt ein Fehler, dass der Außenlagenrestring 0mm beträgt, > obwohl ich eine Mindestbreite von 0.125mm angegeben habe. Weiss jemand > was der Fehler sein könnte. Siehe meine Vorschreiber. > Eine weitere Frage wäre, ob man vor allen ICs auf einer Leiterplatte > unbedingt einen Kondensator benötigt oder ob das nur für die Perfektion > ist. Nicht unbedingt. Aber bevor Du Probleme bekommst, weil einige ICs Einbrüche auf der Versorgungsspannung verursachen und Deine Schaltung darum stolpert, soltest Du sie trozdem setzten. Und nicht vergessen: Damit die Kondensatoren wirken, müssen sie mit möglicht kurzen Leitungen an den Versorgungsspannungs Pins der ICs angeschlossen werden. Die Kondensatoren schön aufgeräumt in eine Ecke des Boards zu stellen bringt nichts, sie müssen jeweils einzeln zu den ICs, und aus genau dem Grunde ist es nicht sinnvoll, die genaugenommen paralell geschalteten Kondensatoren durch einen großen zu ersetzten. Hauptgrund: Du darfst in dem Falle die Leiterbahnen als nichtideale Widerstände nicht vergessen. Leiterbahnen haben Widerstand und induktivität und auch Kapazität gegen den Rest der Welt. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.lo2.de
Hans schrieb: > Bei KiCAD mußt Du das wohl alles manuell eingeben, da lt. Eurocircuits > KiCAD keine Designfiles importieren kann. Mittlerweile kann man die Regeln aus einem vorhandenen Layout übernehmen. Man könnte sich also ein Template-Layout bauen, das nur dafür da ist, die Regeln vorzuhalten. Basti schrieb: >> Diese interessiert nur den DRC. Hast du den denn überhaupt laufen >> lassen? > > Ja, ich habe ihn laufen lassen. Dieser gibt aber keine Fehler an. Das wäre allerdings seltsam. Ist da irgendwas beim Export der Gerberdaten falsch gelaufen? Hast du dir denn die Gerberdaten mal angesehen?
:
Bearbeitet durch Moderator
Basti schrieb: > Wenn ich diese auf Eurocircuits bestellen > möchte, kommt ein Fehler, dass der Außenlagenrestring 0mm beträgt, > obwohl ich eine Mindestbreite von 0.125mm angegeben habe. Eurocircuits rechnet anders als KiCad: Außendurchmesser - Durchmesser des Bohrers, nicht: Außendurchmesser - Nenndurchmesser. Unabhängig davon sind deine DRC-Einstellungen ziemlich extrem, gerade bei Vias. Mit realistischen Einstellungen kostet die Platine nur noch 1/10. In deinem anderen Beitrag sieht es doch ganz normal aus: Basti schrieb: > Unsere Leiterbahnbreite beträgt eigentlich 0,2mm.
> Eurocircuits rechnet anders als KiCad: Außendurchmesser - Durchmesser > des Bohrers, nicht: Außendurchmesser - Nenndurchmesser. Hast du Empfehlungen für uns, wie wir die Größen für die Vias wählen. > Unabhängig davon sind deine DRC-Einstellungen ziemlich extrem, gerade > bei Vias. Mit realistischen Einstellungen kostet die Platine nur noch > 1/10. In deinem anderen Beitrag sieht es doch ganz normal aus: Was wären denn realistische Einstellungen ?
Basti schrieb: > Hast du Empfehlungen für uns, wie wir die Größen für die Vias wählen. Du hast doch offenbar sowieso ein "Kuchenbrett", dessen Fläche im wesentlichen durch die THT-Bauteile dominiert wird, oder? Was spricht dagegen, Vias mit 0,4 mm Bohrung und 0,7 mm Außendurchmesser zu benutzen? An die untere Grenze für Vias würde ich nur dann gehen, wenn ich eine kleine Platine designen möchte und die Vias einen dominanten Anteil am Flächenverbrauch bilden.
Jörg W. schrieb: > Basti schrieb: >> Hast du Empfehlungen für uns, wie wir die Größen für die Vias wählen. > > Du hast doch offenbar sowieso ein "Kuchenbrett", dessen Fläche im > wesentlichen durch die THT-Bauteile dominiert wird, oder? Was spricht > dagegen, Vias mit 0,4 mm Bohrung und 0,7 mm Außendurchmesser zu > benutzen? Für uns klingt das gut, wissen tun wir es aber nicht. Das Problem ist, dass es trotz ihrer Werte dieselbe Fehlermeldung bei Eurocircuits gibt. > An die untere Grenze für Vias würde ich nur dann gehen, wenn ich eine > kleine Platine designen möchte und die Vias einen dominanten Anteil am > Flächenverbrauch bilden.
Basti schrieb: > Das Problem ist, dass es trotz ihrer Werte dieselbe Fehlermeldung bei > Eurocircuits gibt. Dann zeig bitte die Gerberdaten.
Basti schrieb: > Aufgrund der Größe und Komplexität unserer Schaltung, haben wir 6 Layer > benötigt. Sofern nicht die andere Seite der Leiterplatte noch mit SMD-Bauteilen zugepflastert ist, sehe ich keine besondere Komplexität der Schaltung. Und gerade weil die Leiterplatte so groß ist, gibt es doch haufenweise Platz für Leiterbahnen. Vier Lagen sollten ohne große Mühe drin sein. Allerdings sahen die sichtbaren Ausschnitte des Layouts einfach grauenhaft aus. Warum werden die Leiterbahnen ohne Not möglichst dicht an den Pinreihen entlanggeführt? Gerade bei bedrahteten Bauelemente und so geringen Abständen kommt es doch immer wieder vor, dass insbesondere bei Handlötung etwas Lot unter den Lötstopplack kriecht und nach einigen Tagen oder Wochen leitfähige Verbindungen bewirkt. > Ground ist auf Ebene 5 ; VCC auf Back Gibt es einen besonderen Grund, aus dem die Leiterplatte besonders stark gebogen sein soll? Viele Hersteller lehnen so etwas auch recht konsequent ab, insbesondere auch Euroicircuits.
Jörg W. schrieb: > Basti schrieb: >> Das Problem ist, dass es trotz ihrer Werte dieselbe Fehlermeldung bei >> Eurocircuits gibt. > > Dann zeig bitte die Gerberdaten. Ich habe die die ZIP-Datei angehänt.
Basti schrieb: > Ich habe die die ZIP-Datei angehänt. Ach Du Kacke, das sieht ja nach Autorouter von 1985 aus. :-( Der einzige Tipp, den ich da geben kann, besteht darin, das Layout komplett wegzuschmeißen und neu zu machen.
Andreas S. schrieb: > Basti schrieb: >> Ich habe die die ZIP-Datei angehänt. > > Ach Du Kacke, das sieht ja nach Autorouter von 1985 aus. :-( Danke :( > Der einzige Tipp, den ich da geben kann, besteht darin, das Layout > komplett wegzuschmeißen und neu zu machen. Das ist keine Möglichkeit für uns.
Basti schrieb: > Das ist keine Möglichkeit für uns. Da du „uns“ schreibst, gehe ich mal davon aus, dass es sich um ein kommerzielles Projekt einer (vermutlich kleinen) Firma handelt. In diesem Falle würde ich stark dazu raten, z.B. einen Freiberufler mit dem Layouten zu beauftragen, der Erfahrung damit hat und das schon ein paar Mal erfolgreich gemacht hat. Ich habe selbst noch nicht sehr viel Erfahrung damit (nur ein bißchen mit einseitigen Platinen und selbst-Ätzen), aber selbst als Anfänger, der zumindest schon ein paar Profi-Leiterplatten gesehen hat, kann ich beurteilen, dass euer bisheriger Entwurf eher für die Tonne ist. Sorry, aber so ist es nun mal. Da ist so ziemlich alles falsch, was man nur falsch machen kann. Nicht böse gemeint, daher mein Ratschlag, einen externen Experten mit dem Layout zu konsultieren.
Basti schrieb: > Das ist keine Möglichkeit für uns. Dann gebt Ihr Geld für eine Leiterplatte aus, die krumm und schief sein und haufenweise Kurzschlüsse aufweisen wird. Und sie wird entweder gar nicht oder nur äußerst instabil funktionieren, weil schon so sichtbar ist, dass sich keinerlei Abblockkondensatoren usw. darauf befinden. Oder ist die Leiterplatte ein Bestandteil einer technischen Abschlussarbeit, und Du/Ihr willst/wollt unbedingt durchfallen oder eine möglichst schlechte Note erzielen? Mit nur etwas Mühe und Überblick entfallen locker 80% dieser völlig verkorksten Leiterbahnen. Vermutlich wird die Schaltung genauso scheiße sein wie das Layout. Gibt es wirklich keinen Betreuer, der sich das mal angeschaut hat?
Angehängte Dateien:
Andreas S. schrieb: > Basti schrieb: >> Ich habe die die ZIP-Datei angehänt. > > Ach Du Kacke, das sieht ja nach Autorouter von 1985 aus. :-( Ja gut, muss ja jeder selbst wissen. Wofür man allerdings bei stolzen 6 Lagen derartige "Umfahrungen" wie im Screenshot braucht, erschließt sich mir nicht. Davon abgesehen aber: die Vias sind recht klar 0,6 mm / 0,3 mm. Wenn ich die Daten bei eurocircuits hochlade, wird auch kein einziger Fehler moniert.
Johannes T. F. schrieb: > Nicht böse gemeint, daher mein Ratschlag, einen > externen Experten mit dem Layout zu konsultieren. Ein externer Experte würde in solch einem Fall aber auch großen Wert darauf legen, sich die Schaltung anzuschauen und ggf. überarbeiten. Ansonsten wäre die Gefahr viel zu groß, dass er auf seiner Rechnung sitzen bliebe, weil der Kunde behauptet, die Nichtfunktion der Baugruppe läge nur am Layout und nicht etwa an der Schaltung.
Angehängte Dateien:
Sorry, gerbv hat mir die ganze Lage ausgegeben, hier nochmal der Screenshot, was ich meine.
Basti schrieb: > Eine weitere Frage wäre, ob man vor allen ICs auf einer Leiterplatte > unbedingt einen Kondensator benötigt Nach dem, was wir inzwischen von dir gesehen haben: ja, benötigt man. Wo man sie nicht benötigt, braucht man das nötige Wissen um zu entscheiden, warum sie an einer bestimmten Stelle überflüssig sind.
Ja, die Kombination "Wir brauchen unbedingt sechs Lagen", lauter DIL-ICs und die Frage > ob man vor allen ICs auf einer Leiterplatte > unbedingt einen Kondensator benötigt kommt mir ... merkwürdig vor. Der pluralis Majestatis macht das ganze noch merkwürdiger.
Das Placement ist ja auch gruselig. Aufgereihte ICs und in der Mitte ist eines plötzlich 1.27mm versetzt. Raster genauso.. das macht funktional natürlich nichts, sieht aber halt aus wie hinges*****en. Es zeigt aber auch, dass darauf keine besondere Sorgfalt verwendet wurde. Das ist ein großer Fehler. Das Bauteilplacement ist 80% der Arbeit beim Layouten und entscheidet ob man die Leiterbahnen entspannt verlegt oder ob man bis zum Wahnsinn flucht. Mit etwas Überlegung geht das mit Sicherheit auf 4 Layern (mit VCC und GND innen). Vermutlich sogar auf 2, wobei da EMV anspruchsvoller sein kann, da Supplylayer zwangsweise zerstückelt werden und man sehr aufpassen muss, da keine Loopantennen zu basteln. Mit den heute geringen Kosten von 4 Layer würde ich das daher vorziehen. Ansonsten sehe ich vollkommen unnötig geringe Abstände, sehr ungünstige Leiterbahnführung (bei THT mit 45° direkt vom Pad weg .. erstmal gerade wegfahren, dann passt mindestens eine Bahn problemlos zwischendurch bei großzügigen Abständen, mit heutiger Fertigung auch mehr, denke aber nicht dass das hier nötig ist). Wilde Mischung aus 90° und 45° Winkeln, unnötig dünne Leiterbahnen...
:
Bearbeitet durch User
Klingt nach Studienprojekt 1. Semster. Sollten sich etwas mehr mühe geben, die Studenten ;-)
Basti schrieb: > Ich versuch eine Platine in KICAD zu erstellen. OMG... Also am besten erstmal auf 5x5cm mit nur zwei Lagen so etwas wie Leiterbahnführung, Via-Verwendung, Masse-, VCC-Führung und Gerberdatenerzeugung üben, bevor man so einen Klotz mit 27x19cm und 4-6 Lagen planlos ohne jegliche Erfahrung erstellen will, wobei ich mir aber fast sicher bin, dass das hier alles mit nur zwei Lagen durchaus zu schaffen wäre, wenn man die Teile klug und günstig platzieren und verbinden würde. Man sollte erstmal kleine Brötchen backen, bevor man riesige Brote machen will. ___ > Dafür benötige ich Durchkontaktierungsvias. Ist ein Pleonasmus – entweder das eine oder das andere, aber nicht beides, spielt bei diesem Design-Desaster aber wohl kaum mehr eine Rolle, bis auf den Umstand, dass es in gewisser Weise und vielleicht auch unbewusst den Zustand des Designers widerspiegeln könnte. ___ > Eine weitere Frage wäre, ob man vor allen ICs auf einer Leiterplatte > unbedingt einen Kondensator benötigt oder ob das nur für die Perfektion > ist. Ja, auf jeden Fall mindestens 100nF, insbesondere dann, wenn es irgendwelche TTL-Dinger sind. Perfektion wäre zwei verschiedene Kondensatoren jedem IC zu spenden oder alle drei ICs einen zusätzlichen 10µF zu setzen. Wäre das Design OK und nicht so katastrophal wie es momentan ist, könnte man auch etwas reduzieren, also z.B. jeweils zwei benachbarte ICs mit nur einem 100nF bespaßen.
:
Bearbeitet durch User
Jörg W. schrieb: > Btw., eine minimale Leiterbreite von 0 ist ganz sicher nicht sinnvoll. Die ist für den "Nullstrom". SCNR🤣
Angehängte Dateien:
-
GC.png
660 KB
[Scherz] Andreas S. schrieb: > 1985 Glaube ich nicht, den damit wäre es besser gegangen. :) [/Scherz]
Jörg W. schrieb: > Mittlerweile kann man die Regeln aus einem vorhandenen Layout > übernehmen. Man könnte sich also ein Template-Layout bauen, das nur > dafür da ist, die Regeln vorzuhalten. Das mag ja sein, allerdings müssen die auch erst mal in das Templatelayout rein kommen. Für so etwas wäre ein Import schon nicht schlecht. Kann doch nicht so schwer sein, Daten via File in ein Programm zu laden. Das war wieder mal so eine Sache die man schlichtweg übersehen hat.
Andreas S. schrieb: > Vier Lagen sollten ohne große Mühe drin sein. Vermutlich werden sogar 2 Lagen reichen, wenn man sich Gedanken über die Anordnung der BE macht. Wenn ich mir dieses Bildle https://www.mikrocontroller.net/attachment/641122/T1000_Versuch1-F_Cu.gbr.png anschaue, dann ist da doch massig Platz auf der Leiterplatte, um noch Leiterzüge unterzubringen.
Andreas S. schrieb: > Basti schrieb: >> Ich habe die die ZIP-Datei angehänt. > > Ach Du Kacke, das sieht ja nach Autorouter von 1985 aus. :-( > > Der einzige Tipp, den ich da geben kann, besteht darin, das Layout > komplett wegzuschmeißen und neu zu machen. Der Meinung stimme ich vollumfänglich zu. Warum so ultradünne Leiterbahnen und mickrigen Abstände, ohne Not? 6 Lagen bei diesen paar groben Bauteilen, lächerlich. 4 reichen. Dazu die Frage nach Stützkondensatoren, hmmmm. Ich fürchte da fehlt ganz viel Ahnung. Übrigends wird -- bei neuer Schaltung -- typisch erst die dritte Version "serienreif" sein. Wenn man sorgfältig arbeitet.
Angehängte Dateien:
Hans schrieb: > Jörg W. schrieb: >> Mittlerweile kann man die Regeln aus einem vorhandenen Layout >> übernehmen. Man könnte sich also ein Template-Layout bauen, das nur >> dafür da ist, die Regeln vorzuhalten. > Das mag ja sein, allerdings müssen die auch erst mal in das > Templatelayout rein kommen. Klar, irgendwann ist immer der Anfang. Der ist manuell, sofern man nicht gerade eine Regeldatei automatisiert schreiben lassen kann. > Für so etwas wäre ein Import schon nicht schlecht. Den hast du doch auf diese Weise: es wird ja dabei nicht das Layout übernommen, sondern es werden lediglich von einem anderen Layout Regeln importiert. Das eigentliche Layout selbst kann dabei auch gern leer sein, dann ist es eben wirklich nur ein Regel-Template. Im Prinzip könnte auf diese Weise auch eurocircuits ein derartiges Template bereitstellen. PS: Aisler liefert genau sowas bei sich, gestaffelt nach den einzelnen Platinen-Klassen.
:
Bearbeitet durch Moderator
Basti schrieb: > Aufgrund der Größe und Komplexität unserer Schaltung, haben wir 6 Layer > benötigt. Wer ist mit „wir” gemeint – Du und der Autorouter?
Hallo Gregor. Gregor J. schrieb: > Wer ist mit „wir” gemeint – Du und der Autorouter? Eine KI, die auf einem Cluster läuft? ;O) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Gregor J. schrieb: > Basti schrieb: >> Aufgrund der Größe und Komplexität unserer Schaltung, haben wir 6 Layer >> benötigt. > > Wer ist mit „wir” gemeint – Du und der Autorouter? hahaha
Basti schrieb: > hahaha Statt hier herumzulachen, solltest Du lieber mal die gestellten Fragen beantworten. Ist es beabsichtigt, dass die Leiterplatten krumm wie eine Banane wird (, sofern der Hersteller sie überhaupt fertigt)?
Angehängte Dateien:
-
megabloedsinn.jpg
39 KB
Andreas S. schrieb: > Ach Du Kacke, das sieht ja nach Autorouter von 1985 aus. :-( > > Der einzige Tipp, den ich da geben kann, besteht darin, das Layout > komplett wegzuschmeißen und neu zu machen. Dem kann ich mich nur anschließen. Selten so einen Stuss gesehen. Sieht fast wie ein Experiment aus was man dem Platinenfertiger (gegen saftigen Aufpreis) noch zumuten kann um zu schauen wieviele Fehler die fertige Platine am ende dann hat. Fußballfeld große Platine, noch dazu mit riesigen Steinzeitbriketts befüllt, und dann alles so dünn und dicht ran wie nur irgend möglich - *amkoptkratz!*
Irgend W. schrieb: > gegen saftigen Aufpreis Von den (unnötigen) 6 Lagen abgesehen, wird das nicht weiter aufpreisig sein. Anders als vor 30 Jahren, als solche DIL-Kuchenbretter noch Standard waren, sind inzwischen 125 µm große Strukturen bei den meisten Fertigern Normalpreis. Aber warum man im Jahr 2024 so ein Kuchenbrett bauen will und dann so dünn "besiedelt", erschließt sich wohl hier niemandem.
Basti schrieb: > hahaha Einfach mal ehrlich zu sich selbst und zu den anderen sein und gewisse Dinge zugeben – Du hast nämlich schon genug Zeit allen hier mit Rätselraten gestohlen.
Angehängte Dateien:
Jörg W. schrieb: > Aber warum man im Jahr 2024 so ein Kuchenbrett bauen will und dann so > dünn "besiedelt", erschließt sich wohl hier niemandem. "Kuchenbretter kann man schon noch machen - zumindest für Privat, wenn man alte Bestände aufbrauchen möchte, es auf die Größe und den Stromverbrauch nicht ankommt. Man könnte auch sagen einfach mal aus Spaß an der Freude. Allerdings kann man sich auch dann Mühe geben und die graue Masse zwischen den Ohren einsetzen, um zu einem ordentlichen Ergebnis zu kommen. Einfach mal über die Anordnung von den Bauelementen und Via's nachdenken, dann käme definitiv nicht so ein Schrott wie bei dem TO raus. Ich mache die Leiterplatten ganz bestimmt auch nicht immer optimal - ich mache es ausschließlich für's Hobby, aber so würde ich es definitiv nicht stehen lassen. Ich würde mich schämen so etwas in der Öffentlichkeit zu zeigen. Im angehängten Bildle habe ich noch mal eine Stelle raus gezeichnet und im Ausschnitt mal 3 Stellen gekennzeichnet, die man in wenigen Minuten deutlich besser umsetzen könnte. Das sind ja nur 3 Beispiele. Man findet diesen Schwachsinn zu Hauf auf der Platine. Ohne die Schaltung konkret zu kennen behaupte ich mal das man mit etwas dickeren Leiterzügen und 2 Lagen hinkommt. Man muß sich halt ein paar Gedanken machen und sich auch nicht scheuen mal ein paar Entwürfe zu verwerfen und man sollte auch genügend Zeit für so einen Entwurf einplanen - da kann man auch schell mal mehrere Tage oder auch Wochen zu bringen.
Hans schrieb: > "Kuchenbretter kann man schon noch machen - zumindest für Privat, wenn > man alte Bestände aufbrauchen möchte, es auf die Größe und den > Stromverbrauch nicht ankommt. Aber ist es sinnvoll, gleich mehrere hundert Euro an Aufpreis für eine Leiterplatte zu bezahlen, um damit alte Bauelemente im Wert von vielleicht zehn Euro zu retten? > Man könnte auch sagen einfach mal aus Spaß an der Freude. Das ist durchaus legitim. > Ich würde mich schämen so etwas in der Öffentlichkeit zu zeigen. Mir wäre es schon dem Fotobelichter und dem Ätzbad gegenüber peinlich.
Jungs, bitte hört doch mal auf, den TE hier niederzumachen. Er ist offensichtlich ein Anfänger. Es ist sein gutes Recht, als Anfänger auch Dinge, sagen wir mal, sehr unoptimal zu machen. Wir haben alle mal angefangen. Solange er aus den Hinweisen (von denen ja viele durchaus Erkenntnisse aus mehreren Jahrzehnten derartiger Tätigkeit enthalten) auch selbst was lernt, hat das Forum doch seinen Zweck erfüllt.
Hallo, Wo es nicht passt haben jetzt genug Leute erzählt. Dashalb jetzt den Schritt nach vorn. 1. Alle Leitungen entfernen, komplett neu anfangen. 2. !jedem! IC einen 100nF spendieren 3. sinnvolle Anordnung wählen, so das die Airwires möglichst kurz/einfach werden 4. zuerst die Versorgung Layouten, z.B. 0,4 mm, Sternförmig oder als Fläche 5. Leitung neu ziehen, in 0,3 mm mit Vorzugsrichtungen. Vorzugsrichtungen bedeutet das Leitung in einer Lage nur in ein einzige Richtung verlegt werden. Beim Richtungswechsel kommt ein Via und geht auf einer anderen Lage weiter. (Dabei könnte man dann auch Ausnahmen machen, aber nur mit genügend Erfahrung und erst gegen Ende des Layouts und schon gar nicht am Anfang. Für einen Anfänger sind allerdings keine Ausnahmen die bessere Variante.) 6. Dann kommst du Nochmal vorbei. Ja, der Ton ist etwas grob hier, wenn aber keiner mehr meckert kannst du mit 99% Wahrscheinlichkeit davon ausgehen, das das Layout funktionieren wird.
Benjamin K. schrieb: > zuerst die Versorgung Layouten, z.B. 0,4 mm, Sternförmig oder als Fläche Wenn er bei vier Lagen bleiben will (auch das ist eigentlich unnötig, wir haben ganze Computer auf zwei Lagen gebaut früher), dann hat er das Problem eigentlich nicht: eine Innenlage großflächig Vcc, eine großflächig GND. Die beiden Außenlagen routen dann die Signale.
Andreas S. schrieb: > Aber ist es sinnvoll, gleich mehrere hundert Euro an Aufpreis für eine > Leiterplatte zu bezahlen, um damit alte Bauelemente im Wert von > vielleicht zehn Euro zu retten? Bei meinen Projekten konnte ich bisher keinen großen Unterschied beim PCB-Preis feststellen. Es war völlig egal ob ich alte THT oder moderne SMD Bauelemente verwurstet habe der Preis war eigenlich immer der Gleiche. Allerdings bin ich bisher auch immer mit 2 Layern ausgekommen, allerdings Gedanken mußte ich mir schon machen und da gab es auch Projekte wo ich über 2 Wochen dran gesessen habe und so einige Entwürfe auch wieder verworfen habe. Allerdings ist es bei mir Hobby und mir kommt es auch nicht auf die Zeit an. Habe auch schon ein Design komplett vor die Wand gefahren, so daß ich die Leiterplatte noch einmal fertigen lassen mußte - ist halt Lehrgeld.
Hans schrieb: > Es war völlig egal ob ich alte THT oder moderne > SMD Bauelemente verwurstet habe der Preis war eigenlich immer der > Gleiche. Ja, der Preis pro Fläche ist identisch. Aber mit SMD braucht man eben deutlich weniger Fläche. Bei dichter zweiseitiger Bestückung, bestimmt weniger als ein Viertel. Irgendwann sind dann Befestigungslöcher und Stecker die dominierenden Bauelemente.
Hans schrieb: > Es war völlig egal ob ich alte THT oder moderne SMD Bauelemente > verwurstet habe der Preis war eigenlich immer der Gleiche. Bei eurocircuits wäre der Unterschied schon drastisch. Also nicht wegen THT vs. SMD, sondern wegen des Flächenverbrauchs.
:
Bearbeitet durch Moderator
Jörg W. schrieb: > wir haben ganze Computer auf zwei Lagen gebaut früher ... und nicht zu vergessen: Das erhabene Gefühl beim Routen, die letzten zwei Leitungen doch noch geschafft zu haben ;-) Tja, da war die Welt noch in Ordnung :-)
:
Bearbeitet durch User
Jörg W. schrieb: > Wenn er bei vier Lagen bleiben will (auch das ist eigentlich unnötig, > wir haben ganze Computer auf zwei Lagen gebaut früher), Heutzutage würde ich mir das aber nur noch in Ausnahmefällen antun wollen, da die ganzen EMV-Eigenschaften durch dedizierte Versorgungslagen um Größenordnungen besser werden. > dann hat er das > Problem eigentlich nicht: eine Innenlage großflächig Vcc, eine > großflächig GND. Die beiden Außenlagen routen dann die Signale. Aber dann biegt sich doch die Leiterplatte nicht mehr wie eine Banane. Der TE verweigert ja beharrlich jegliche Auskunft darüber, warum das jedoch wichtig ist.
Andreas S. schrieb: > Jörg W. schrieb: >> Wenn er bei vier Lagen bleiben will (auch das ist eigentlich unnötig, >> wir haben ganze Computer auf zwei Lagen gebaut früher), > > Heutzutage würde ich mir das aber nur noch in Ausnahmefällen antun > wollen, da die ganzen EMV-Eigenschaften durch dedizierte > Versorgungslagen um Größenordnungen besser werden. Da er selbst den Sinn der Stützkondensatoren in Frage stellt, habe ich nicht den Eindruck, dass EMV-Verhalten hier irgendeiner Betrachtung Wert ist. :)
Jörg W. schrieb: > Da er selbst den Sinn der Stützkondensatoren in Frage stellt, habe ich > nicht den Eindruck, dass EMV-Verhalten hier irgendeiner Betrachtung Wert > ist. :) Dann ist es aber auch völlig egal, ob er eine, zwei, vier oder sechs Lagen verwendet. Genauso gut könnte er die Bauteile auch einfach unverdrahtet auf ein Stück Sperrholz kleben.
Hans schrieb: > Andreas S. schrieb: >> Aber ist es sinnvoll, gleich mehrere hundert Euro an Aufpreis für eine >> Leiterplatte zu bezahlen, um damit alte Bauelemente im Wert von >> vielleicht zehn Euro zu retten? > Bei meinen Projekten konnte ich bisher keinen großen Unterschied beim > PCB-Preis feststellen. Es war völlig egal ob ich alte THT oder moderne > SMD Bauelemente verwurstet habe der Preis war eigenlich immer der > Gleiche. Aber hast Du mal geschaut, was seine aktuelle Leiterplatte laut Kalkulator kosten soll? EUR 350,45 netto, EUR 417,02 brutto! > Allerdings bin ich bisher auch immer mit 2 Layern ausgekommen, > allerdings Gedanken mußte ich mir schon machen und da gab es auch > Projekte wo ich über 2 Wochen dran gesessen habe und so einige Entwürfe > auch wieder verworfen habe. Noch früher(tm) musste ich nicht nur mit einer oder zwei Lagen auskommen, sondern mangels Durchkontaktierungen auch noch darauf achten, welche Bauelemente sich von der Bestückungsseite löten ließen, um das Gepfriemel mit Drahtstücken oder Nieten zu vermeiden.
Andreas S. schrieb: > Aber hast Du mal geschaut, was seine aktuelle Leiterplatte laut > Kalkulator kosten soll? EUR 350,45 netto, EUR 417,02 brutto! Oh weh, das stimmt. Ich vermute aber, das wird wesentlich besser, wenn er mit dickeren Leitungen und mehr Restring arbeitet. Er ist mit seinen Wünschen ja doch recht weit an der Grenze des machbaren (125µm Restring) und macht es deswegen unnötig teuer. Und die 20% ungenutzte Fläche könnte er durch bessere Platzierung auch einsparen. p.s. Sieht für mich ja auch wie der erste Versuch aus. Mit harter Kollision mit der Realität beim Bestellen. Schön ist das nicht, gehört aber leider dazu. Deswegen halte ich es ja auch für besser jetzt Empfehlungen zu geben, Kritik gab es ja genug. p.s.s. an den TO: Alle hier, waren mit ihrem erstem Layout auch nicht wirklich besser! Oder aber sie hatten jemand mit viel Erfahrung der sie an die Hand genommen und Unterwegs bereits korrigiert hat.
Benjamin K. schrieb: > Ich vermute aber, das wird wesentlich besser, wenn er mit dickeren > Leitungen und mehr Restring arbeitet. Nö, soweit ich sehen kann, passt das alles noch in die nicht aufpreispflichtigen Standard-Regeln von eurocircuits. Es ist rein die riesige Fläche, die hier den Preis macht. Bei preiswerten chinesischen Fertigern wäre das sicher anders, aber auch da kostet Fläche Geld – und man hat die verkorkste Platine dann auch gleich noch fünfmal …
Benjamin K. schrieb: > p.s.s. an den TO: Ich glaube, der hat sich schon längst aus dem Thread hier verabschiedet …
Benjamin K. schrieb: > Ja, der Preis pro Fläche ist identisch. Aber mit SMD braucht man eben > deutlich weniger Fläche. Ja das mag ja sein, allerdings verarme ich bei den heutigen Preisen für eine PCB auch nicht, wenn die einen Tacken größer ist. Hinzu kommt noch das eine größere PCB für michbesser handhabbarer ist - man wird halt nicht jünger und die Augen werden nicht besser. Meine teuerste PCB bei JLC war ein Frontplatte von 300mmx130mm, da haben 5 Stück 13,36€ gekostet. Da überlege ich wirklich nicht mehr ob ich die PCB kleiner oder größer mache. Alleine der Versand bei Mouser wäre teurer, wenn ich Bauelemente bei kaufen müßte an Stelle die alten zu verwursten. Die meisten meiner LP sind deutlichlich kleiner als Euroformat - egal ob THT oder SMD. Andreas S. schrieb: > Noch früher(tm) musste ich nicht nur mit einer oder zwei Lagen > auskommen, sondern mangels Durchkontaktierungen auch noch darauf achten, > welche Bauelemente sich von der Bestückungsseite löten ließen, um das > Gepfriemel mit Drahtstücken oder Nieten zu vermeiden. Ja das war früher und ich habe das auch gemacht. Ist aber heute Gott sei Dank nicht mehr nötig.
Benjamin K. schrieb: > Hallo, > > Wo es nicht passt haben jetzt genug Leute erzählt. Dashalb jetzt den > Schritt nach vorn. Danke, das hat mir sehr geholfen.
Ich hätte noch eine letzte Frage: Setzt man die Kondensatoren einfach neben die ICs und verbindet sie mit der VCC- und Masse-Schicht oder wie stellt man das an ? Die Kondensatoren müssen dabei so nah wie möglich an dem VCC-Pin der ICs liegen oder ?
Basti schrieb: > Setzt man die Kondensatoren einfach neben die ICs und verbindet sie mit > der VCC- und Masse-Schicht oder wie stellt man das an ? > Man stellt sie neben die ICs, und verbindet sie direkt mit den entsprechenden IC Pins. Der Umweg über ein Versorgungslayer ist schon nicht so gut. Im Zweifel gehst Du meist immer über ein Via, das das Layer anbindet, aber direkt umgehst Du das zumindest bei SMD. Hängt natürlich auch daran, wie das Pinning des ICs ist. > Die Kondensatoren müssen dabei so nah wie möglich an dem VCC-Pin der ICs > liegen oder ? Richtig. Und GND genauso. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Bernd W. schrieb: > Hängt natürlich auch daran, wie das Pinning des ICs ist. Naja, bei Standard-Logik-ICs mit ihren diagonal gegenüberliegenden Versorgungsanschlüssen war das nicht so optimal.
Hallo Jörg. Jörg W. schrieb: >> Hängt natürlich auch daran, wie das Pinning des ICs ist. > > Naja, bei Standard-Logik-ICs mit ihren diagonal gegenüberliegenden > Versorgungsanschlüssen war das nicht so optimal. Richtig. Darum gab es ja auch Sockel, wo diagonal ein 100nF keramischer Kondensator verbaut war. Grundsätzlich gibt es natürlich Probleme, wenn man versucvht, alles in jeder Richtung zu optimieren. Ohne Kollisionen geht das nicht. Als man mit den standard Logig Gattern angefangen hat, war das aber erstmal eine riesen Fortschritt und die Entstörung war noch nicht so eine riesen Nummer. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Angehängte Dateien:
Basti schrieb: > Ich hätte noch eine letzte Frage: > Setzt man die Kondensatoren einfach neben die ICs und verbindet sie mit > der VCC- und Masse-Schicht oder wie stellt man das an ? > Die Kondensatoren müssen dabei so nah wie möglich an dem VCC-Pin der ICs > liegen oder ? Tja, auch so etwas wird der einfach so per Knopfdruck und ohne jegliche Parametereinstellungen losgelassene Autorouter leider nicht können. Wenn Du bei Deinen Logik-ICs unter 20MHz bleibst, kannst Du Dir das z.B. einfach anhand einer älteren Platine eines Homecomputers – wie Atari 800XL oder C64 – an- und ggfs. abschauen (Beispiel im Anhang), mit Deiner TTL-Orgie bist Du hier vermutlich in der passenden Zeit zu Hause. Hier hat fast jeder IC einen eigenen Abblockkondensator – das sind oft diese grünblauen liegenden THT-Teile, was man gut an den DRAM-ICs erkennen kann (links im Bild, die rote Markierung verdeckt hier leider einige), und man muss sie nicht krampfhaft millimetergenau an die IC-Pins setzen. Wenn da 1-2cm Abstand manchmal ensteht, weil es nicht anders geht, passiert nichts, hauptsache der ist vorhanden. Viele dieser Computerleiterplatten hat man übrigens damals mit 2-Layer-Platinen geschafft. Es gibt auch ältere Frequenzzähler nur mit TTL-ICs und 7-Segment-LED-Anzeigen aufgebaut (ca. 20-30 ICs) – das würde auch Deiner Leiterplatte ähneln und wäre somit vielleicht auch anschauungswert. Man kann möglicherweise alles deutlich vereinfachen und damit auch die Platinenabmessungen angenehm verkleinern, aber dazu müsste man den Schaltplan sehen und erfahren, was es sein soll, und das Wichtigste – sich damit auskennen. Stichworte hierzu: µC, CPLD oder FPGA.
:
Bearbeitet durch User
Bernd W. schrieb: >> Naja, bei Standard-Logik-ICs mit ihren diagonal gegenüberliegenden >> Versorgungsanschlüssen war das nicht so optimal. > > Richtig. Darum gab es ja auch Sockel, wo diagonal ein 100nF keramischer > Kondensator verbaut war. Könnte man natürlich heutzutage auch genauso gut mit einem auf der Unterseite montierten SMD-Keramikkondensator machen. Ist nicht besser und nicht schlechter. Würden selbst auf der Oberseite noch unter den DIL-Stein passen. :-)
https://www.protoexpress.com/wp-content/uploads/2021/08/decoupAsset-2.png aus https://www.protoexpress.com/blog/decoupling-capacitor-use/
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.