Forum: Platinen KiCAD - 4 Layer (GND/Signal/Signal/GND)


von Andreas S. (andymilbe)


Lesenswert?

Hallo Zusammen,

ich habe im Internet gelesen, dass es bezüglich EMV und ESD sinnvoll 
ist, die äußersten Layer einer Platine komlett als GND-Fläche zu nutzen. 
Also wären die Layer dann wie folgt angeordnet: GND  Signal  Signal / 
GND. Meine Platine ist primär mit SMD bestückt. Müsste ich bei solch 
einer Platine dann jeden Pin eines Controllers erst mittels Via mit dem 
entsprechenden inneren Signal-Layer verbinden :-O ? Dann habe ich ja 
mega viele Vias.

Die zweite Frage wäre, wie kriege ich das in KiCAD eingestellt. Ich habe 
jetzt meine ursprüngliche 2 Layer Platine auf 4 Layer erweitert und dann 
die GND Polygone erstellt. Aber jetzt habe ich Signal  GND  GND / 
Signal.
Was muss ich tun, um GND  Signal  Signal / GND zu erhalten?

Viele Grüße
Andy

von Johannes Fe (jofe)


Lesenswert?

Andreas S. schrieb:
> Aber jetzt habe ich Signal  GND  GND / Signal.
> Was muss ich tun, um GND  Signal  Signal / GND zu erhalten?

Also KiCad ist es prinzipiell egal, welche Layer du wofür benutzt. Man 
kann das zwar irgendwo bei der Board Configuration einstellen, gelten 
tut das aber afaik nur ggf. für einen externen Autorouter.

Du musst also die Polygone bzw. Füllflächen einfach auf dem gewünschten 
Layer erstellen. In deren Eigenschaften kann man auch mehrere Layer 
wählen.

von Andreas S. (andymilbe)


Lesenswert?

Hallo Johannes,

danke für deine Rückmeldung. Ich habe dann aber das Problem, dass ich 
alle bisher gezogenen Leiterbahnen, die jetzt auf F.Cu und B.Cu liegen, 
auf die neuen inneren Layer verlegen muss (das ließe sich aber natürlich 
mit etwas Aufwand machen). Ein weiteres Problem ist, dass die Bauteile 
nur mit den äußersten Layer verbunden werden können. Dann müsste ich für 
jeden Pin einen Via anlegen. Das kann doch eigentlich nicht die Lösung 
sein oder?

Grüße
Andy

von Johannes Fe (jofe)


Lesenswert?

Andreas S. schrieb:
> Ich habe dann aber das Problem, dass ich alle bisher gezogenen
> Leiterbahnen, die jetzt auf F.Cu und B.Cu liegen, auf die neuen inneren
> Layer verlegen muss

Das könnte man sehr einfach im Menü Bearbeiten -> Leiterbahn- und 
Via-Eigenschaften (oder so ähnlich, hab es gerade nicht vor mir) machen. 
Da kann man Leiterbahnen nach Layer filtern und einen neuen Layer 
wählen. Dann müsste man natürlich noch Vias ergänzen und mit den 
Leiterbahnen bzw. Pads entsprechend verbinden.

Ich bezweifle aber eher, dass die genannte Intention, außen GND Layer zu 
haben, so sinnvoll ist. Aus dem bereits von dir genannten Grund, dass 
man ja dann für jede Pad-Signal-Verbindung ein Via braucht. Ich selbst 
kenne eher die Abfolge Signal-VCC-GND-Signal.

Da ich selbst bisher noch wenig Erfahrung damit habe, würde ich aber mal 
abwarten, was andere dazu sagen.

: Bearbeitet durch User
von Andreas S. (andymilbe)


Lesenswert?

Johannes T. F. schrieb:
> Das könnte man sehr einfach im Menü Bearbeiten -> Leiterbahn- und
> Via-Eigenschaften (oder so ähnlich, hab es gerade nicht vor mir) machen.
> Da kann man Leiterbahnen nach Layer filtern und einen neuen Layer
> wählen. Dann müsste man natürlich noch Vias ergänzen und mit den
> Leiterbahnen bzw. Pads entsprechend verbinden.

Ok, schaue ich mir mal an, vielen Dank. Bei den Vias scheint dann die 
Verwendung von Blind- und Buried-Vias die Lösung zu sein?!

> Ich bezweifle aber eher, dass die genannte Intention, außen GND Layer zu
> haben, so sinnvoll ist. Aus dem bereits von dir genannten Grund, dass
> man ja dann für jedes Signal ein Via braucht. Ich selbst kenne eher die
> Abfolge Signal-VCC-GND-Signal.
>
> Da ich selbst noch nicht allzu viel Erfahrung damit habe, würde ich aber
> mal abwarten, was andere dazu sagen.

Da wäre ich über weitere Einschätzungen/Meinungen dankbar.

Grüße
Andy

von Johannes Fe (jofe)


Lesenswert?

Für EMV-Eigenschaften wären die äußeren GND-Layer quasi als Schirmung 
vielleicht vorteilhaft, aber ich schätze mal, auch nur in speziellen 
Fällen notwendig.

Aber ESD ... Kann mir nicht vorstellen, dass es da was bringen würde.

Wäre aber selbst auch mal gespannt, was die Experten dazu sagen ...

von Dergute W. (derguteweka)


Lesenswert?

Moin,

Andreas S. schrieb:
> Da wäre ich über weitere Einschätzungen/Meinungen dankbar.

Guck' halt mal auf real existierende Layouts, z.b. PC-Motherboards, 
PC-Karten, oder sonst irgendwelche Elektronik etc.
Also ich hab da noch keine gesehen, wo aussen nur GND Lagen waren.
Bei 4 Layern und 2x GND aussen haste auch ein Problem, dass sich dann 
deine inneren 2 Layer "sehen". Da wirst du keine definierte Impedanz 
hinkriegen.
Ich halte das GND-Aussen-Konzept fuer "gut gemeint".

Gruss
WK

von Michael (Firma: HW Entwicklung) (mkn)


Lesenswert?

Andreas S. schrieb:
> Dann habe ich ja
> mega viele Vias.

Und genau deswegen macht man das auch nicht.

EMV gerechtes PCB Design ist mehr als stumpf Massenflächen irgendwo 
hinzupflastern.

von P. S. (namnyef)


Lesenswert?

Mach halt Sig/GND/GND/Sig. Der Unterschied bei der EMV-Performance 
sollte zu GND/Sig/Sig/GND in den meisten Fällen vernachlässigbar sein.

von Jörg W. (dl8dtl) (Moderator) Benutzerseite


Lesenswert?

Andreas S. schrieb:
> Da wäre ich über weitere Einschätzungen/Meinungen dankbar.

Ich habe gerade eine ähnlich konzipierte Platine entworfen, aber da ging 
es nicht um irgendwelche EMV-Eigenschaften (ist eh alles sehr 
niederfrequent), sondern es wurden aus technischen Gründen auf den 
Außenseiten in großen Bereichen möglichst plane Flächen benötigt. 
Dadurch bot es sich an, dort glatte Kupferflächen zu platzieren und die 
Signale nach innen zu verlegen.

Normal würde ich auch einen Stapel Signal - GND - Versorgung - Signal 
benutzen bei vier Lagen.

von Andreas M. (amesser)


Lesenswert?

Andreas S. schrieb:
> die jetzt auf F.Cu und B.Cu liegen,
> auf die neuen inneren Layer verlegen muss (das ließe sich aber natürlich
> mit etwas Aufwand machen).

Es gibt die Funktion "Lagen tauschen" im Bearbeitungsmenü...

Andreas S. schrieb:
> Ok, schaue ich mir mal an, vielen Dank. Bei den Vias scheint dann die
> Verwendung von Blind- und Buried-Vias die Lösung zu sein?!

Wenn man es bezahlen will, klar.

Michael schrieb:
> EMV gerechtes PCB Design ist mehr als stumpf Massenflächen irgendwo
> hinzupflastern.

So ist es.

Bei einem 4-Lagen Design hat man außerdem das Problem, das die beiden 
inneren Lagen sehr dicht sind wohingegen der Abstand zwischen Innen und 
Außenlage groß ist. Damit bekommt man dann auch schöne kapazitive 
Kopplung zwischen den Signalen. An der Schaltung messen macht dann auch 
richtig Spaß.

von Jörg W. (dl8dtl) (Moderator) Benutzerseite



Lesenswert?

Andreas M. schrieb:
> Bei einem 4-Lagen Design hat man außerdem das Problem, das die beiden
> inneren Lagen sehr dicht sind wohingegen der Abstand zwischen Innen und
> Außenlage groß ist.

Dem kann ich nicht wirklich folgen. Hier mal zwei Beispiele auf die 
Schnelle.

von Andreas M. (amesser)


Lesenswert?

Jörg W. schrieb:
> Dem kann ich nicht wirklich folgen. Hier mal zwei Beispiele auf die
> Schnelle.

Hmm, ja hast Recht. Hab ich falsch im Kopf gehabt. Hab jetzt auch nur 
einen Stackup mit 0,4mm Core im Innern gefunden.

von Andreas S. (andymilbe)


Lesenswert?

Jörg W. schrieb:
> Normal würde ich auch einen Stapel Signal - GND - Versorgung - Signal
> benutzen bei vier Lagen.

Prinzipiell würde ich auch mit zwei Layern auskommen. Hätte es denn 
irgend einen Vorteil, wenn ich vier Layer Signal - GND - Versorgung - 
Signal nutze?

Grüße
Andy

von Johannes Fe (jofe)


Lesenswert?

Andreas S. schrieb:
> Hätte es denn irgend einen Vorteil, wenn ich vier Layer Signal - GND -
> Versorgung - Signal nutze?

Ja, einfaches Routing bzw. einfach nur Durchkontaktierung von VCC und 
GND sowie niedrige Impedanzen letzterer wegen der Flächen.

von Jörg W. (dl8dtl) (Moderator) Benutzerseite


Lesenswert?

Andreas S. schrieb:
> Hätte es denn irgend einen Vorteil, wenn ich vier Layer Signal - GND -
> Versorgung - Signal nutze?

Vorteil: geschlossenen GND und Versorgungsflächen sind einfach zu haben. 
Hat auf jeden Fall EMV-mäßig Vorteile.

Nachteil: es kostet mehr. ;-)

von Johannes Fe (jofe)


Lesenswert?

Jörg W. schrieb:
> Nachteil: es kostet mehr. ;-)

Bei kleinen Abmessungen kann man das Special Offer von JLC nutzen: 
50x50mm² 4-Layer für 2 Dollar, 5 Stück.

von Florian L. (muut) Benutzerseite


Lesenswert?

Ground außen ist mehr ein akademisches Konzept.
Jedes Bauteil stört dann die Grundfläche, jedes Signal hat mindestens 
zwei vias, also 4 impedanzsprünge. Bei vier Lagen insgesamt kann man 
keine gesicherte Leiterbahnimpedanz definieren, weil sich die Innenlagen 
sehen.

von Jörg W. (dl8dtl) (Moderator) Benutzerseite


Lesenswert?

Florian L. schrieb:
> also 4 impedanzsprünge

Das dürfte erst bei einigen Gigahertz ein Punkt werden. Für alles andere 
ist ein Via, das maximal 1 mm vom Pin entfernt ist, noch in einem 
"elektrisch kurzen" Abstand.

(Sinnvoll finde ich das Konzept natürlich trotzdem nicht.)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.