Hallo, ich habe jetzt eine Stunde gesucht, finde aber nur Schrott ohne Belege. Einfach hingerotzte Behauptungen ohne Erklärung. Deshalb frage ich mal im hier nach. Vielleicht weiss ja zufällig jemand Bescheid. Es geht um "length matching of differential signal lines " lel. Ja, klingt wie hohe Wissenschaft, ist es aber nicht. Und nein, ich kaufe mir keine wissenschaftliche Abhandlung darüber. (war google treffer) Die Frage ist konkret, welche Toleranz gibt es beim matching jetzt WIRKLICH? Echte Informationen sind schwer zu finden. Was ich rausgefunden habe: 100 MBit Ethernet läuft angeblich mit 30 MHz. Signal propagation in FR4 ist anscheinend 152mm pro ns. Was mir jetzt noch fehlt, ist der Toleranzbereich, also wie lang die Samplingphase geht. In Chip-dokus habe ich sowas nicht gefunden. Wenn ich aber mal davon ausgehe, dass 1% Abweichung ok ist, dann müsste es bei 30 MHz und 333ps erlaubter Versatz 50mm Reserve haben. Ich habe einen Versatz von 2mm und mir wurde das zu blöd, einfach so gut es geht length-matching zu betreiben, nur weil das mal jemand gesagt hat. Ich will jetzt wissen, was da wirklich Sache ist und deshalb recherchiere ich grad.
Christian schrieb: > 100 MBit Ethernet läuft angeblich mit 30 MHz. Wo hast Du das denn her? Fast Ethernet hat eine Netto-Bitrate von 100 MBit/s. Der PHY bekommt diese per MII in 4-Bit Häppchen mit 25 MHz oder per RMII in 2-Bit Häppchen mit 50 MHz. Der PHY codiert die Nettodaten mit einem 4-zu-5 Code, d.h. aus 4 Nettodatenbits werden 5 Datenbits auf der Leitung. Auf der RJ45-Seite des PHYs hast Du also eine Brutto-Datenrate von 125 MHz, und mit der musst Du rechnen. TI sagt hier: https://www.ti.com/lit/an/snla387/snla387.pdf "The total length of each MDI trace should be less than 2 inches, or 2000 mils. The traces should be length-matched within 20 mils for 1G transmissions and within 50 mils for 100M or 10M transmissions. The number of vias and stubs on the MDI traces should be kept to a minimum." 50 mil sind 1.27mm, 20 mil sind 0.5mm. Ich würde auch die 0.5mm anstreben. Das ist ja normalerweise auch kein Problem. Das gilt nur für MDI, MII, RMII und MDIO sind eine andere Sache. fchk
Ich benutze den KSZ8851, damit ich Ethernet an meinen alten xmega dranbekomme. Da hat es 4 Pins (RXN RXP TXN TXP) vom internen PHY. Ein 100 MBit PHY läuft soweit ich weiss mit effektiv 30 MHz. Und um diese Timings gehts mir. Ja, hätte ich dazu schreiben sollen. Mein Fehler.
Ich glaube ich schmeisse hier was durcheinander. Die Bandbreite beträgt 30 MHz. Das ist glaube ich was anderes...
Also haben wir eine Bandbreite von 30 MHz, aber eine Bitrate von 125 MHz. Auf die Bitrate kommt es aber an. Bei 125 MHz sind wir bei 8ns pro Bit. Aber wieviel Abweichung ist nun möglich? 1% wären 80ps. Das wären 12mm.
Moin, Christian schrieb: > Also haben wir eine Bandbreite von 30 MHz, aber eine Bitrate von 125 > MHz. Auf die Bitrate kommt es aber an. Bei 125 MHz sind wir bei 8ns pro > Bit. Guggstu besser nochmal. Mach's so wie TI sagt. Wenns kacke ist, muss auch nicht gleich die Verbindung abbrechen oder schlecht sein. Ungleiche Diff-pairs strahlen halt auch mehr ab: Also Probleme bei der EMV. Gruss WK
Christian schrieb: > Aber wieviel Abweichung ist nun möglich? 1% wären 80ps. Das wären 12mm. Die Laufzeiten sind nicht (kaum) relevant. Ist ja nur 1 Paar jeweils für RX und TX. Da ist der Versatz bedingt durch die höchst variable Kabellänge zwischen den Anschlüssen reichlich undefiniert, aber auch konstant. Könnte erst bei GBit mit Übertragung auf mehreren Paaren relevant werden. Es geht nur um die Signalqualität und Abstrahlung. Das musst du letztenendes den AppNotes glauben.
Christian schrieb: > Also haben wir eine Bandbreite von 30 MHz, aber eine Bitrate von 125 > MHz. Auf die Bitrate kommt es aber an. Bei 125 MHz sind wir bei 8ns pro > Bit. > > Aber wieviel Abweichung ist nun möglich? 1% wären 80ps. Das wären 12mm. Rechnerisch richtig, sachlich nicht ganz. Bei einem hochfrequenten differntiellen Signal ist die Signalenergie nicht mehr im Kupfer, sondern im Dielektrikum zwischen den beiden Leiterbahnen. Du willst sicherstellen, dass der Schnittpunkt der beiden Signalkomponenten möglichst immer in der Mitte ist (bei einem gleichspannungsfreien Signal also bei 0V). Das sorgt dafür, dass sich Gleichtaktstörungen ausmitteln. Stimmt diese Bedingung nicht mehr, dann hat Dein Signal nicht nur Gegentaktanteile, die sich nach außen hin aufheben, sondern Du bekommst auch Gleichtaktanteile, die sich eben nicht mehr gegenseitig aufheben und zu allerlei miesen Effekten wie Störabstrahlungen und Störempfindlichkeit führen. Das kann Dir echt den Tag versauen. Auch auf die korrekten Impedanzen (Differentiell und massebezogen) musst Du achten. fchk
Christian schrieb: > Also haben wir eine Bandbreite von 30 MHz, aber eine Bitrate von 125 > MHz. Auf die Bitrate kommt es aber an. Bei 125 MHz sind wir bei 8ns pro > Bit. > > Aber wieviel Abweichung ist nun möglich? 1% wären 80ps. Das wären 12mm. Das hatten wir schon mehrfach diskutiert, teilweise mit religiösem Eifer ;-) In der Praxis wird nix so heiß gegessen wie es layoutet wird. Deine 2mm Differenz, die man praktisch leicht einhalten kann, sind hier vollkommen ausreichend. Ich wage die These, daß auch 20mm noch funktionieren. Viel wichtiger ist die Signalintegrität, sprich Qualität. D.h. dein differentielles Leistungspaar sollte sauber über eine nicht unterbrochene Massefläche laufen.
Frank K. schrieb: >> Aber wieviel Abweichung ist nun möglich? 1% wären 80ps. Das wären 12mm. > > Rechnerisch richtig, sachlich nicht ganz. > > Bei einem hochfrequenten differntiellen Signal ist die Signalenergie > nicht mehr im Kupfer, sondern im Dielektrikum zwischen den beiden Viel geschrieben, das meiste sicher richtig, aber der OP ist auch nicht schlauer. 8-0 Leute brauchen eine Größenordung und ne Zahl! Keine ewigen, theoretischen Abhandlungen!
Ewige theoretische Abhandlungen helfen mir in der Tat nicht weiter. Habe schon genug ANs gelesen und nach einigen Seiten wieder zugemacht, weil SO GENAU wollte ich es nun auch nicht wissen. (Die ANs zu "external compensation network" nerven mich gerade auch ziemlich...) Aber die paar Zeilen von Frank da fand ich doch recht hilfreich und das hat nichts mit "ewiger theoretischer Abhandlung" zu tun. Wenn mal 2mm fehlen, kann man das auch nicht so einfach fixen. Da muss man einmal mäandern und da kann man auch wieder Fehler machen. Soweit ich weiss, müssen dabei die Linkskurven und die Rechtskurven sich ausgleichen. Hört sich esotherisch an, scheint aber was dran zu sein. Ist bei 2mm halt nicht so einfach und warum soll ich mir die Arbeit machen, wenns eh wurscht ist.
Christian schrieb: > Wenn mal 2mm fehlen, kann man das auch nicht so einfach fixen. Da muss > man einmal mäandern und da kann man auch wieder Fehler machen. Soweit > ich weiss, müssen dabei die Linkskurven und die Rechtskurven sich > ausgleichen. Hört sich esotherisch an, scheint aber was dran zu sein. > Ist bei 2mm halt nicht so einfach und warum soll ich mir die Arbeit > machen, wenns eh wurscht ist. In der Tat. Ich hab vor EWIGKEITEN (2005!) mal an einem Board mitgemacht, dort lief 1G und 10G Ethernet drüber, dazu noch ein 16 Bit LVDS Bus mit 800Mbit/s/Leitungspaar. Dort gab es die Diskussion auch schon. Einige Leute wollten ECHT anfangen, mit total verkrampften Kringeln an den Steckern den Längenausgleich unter 1mm zu drücken, "war so Vorgabe". Alles Käse! Wenn man dann sie verschiedenen Signale gemessen hat (feine 2,5GHz Differenztastköpfe und sauschnelles Oszi, Marke vergessen), war alles in Butter! Auch bei 1,x mm Längendifferenz bei DEUTLICH höherer Symbolrate (1G Ethernet hat 1,25 Gbaud, 8B10B Kodierung) Zum Vergleich. 1,25 GBaud sind 800ps Symboldauer, 1mm Leitungslänge 6,7ps sprich 0,83%. Das kann man nicht mal messen. Jeder Geometriefehler, Lagensprung und geschlitzte Masseflächen macht mehr Fehler.
:
Bearbeitet durch User
Danke Falk. Sowas wollte ich hören. Ich notiere mir in meiner Checkliste jetzt, dass für 100 MBit bis 3mm völlig akzeptabel ist. Die 2.5mm kamen übrigens einzig und allein daher, weil die THT RJ45 Buchse von Würth RD+ und RD- auf der jeweils anderen Zeile hat. Die kannst du entweder "sauber" routen, oder "identisch lang".... Ich belasse es beim sauberen Routing.
Ich bin da einfach konservativer. Sicher, die Empfehlungen sind extra so gemacht, dass da auf jeden Fall genug Marge drin ist. Im Lagenaufbau hast Du auch immer so 20% Fertigungstoleranz, der Harzanteil ist nicht gleich, etc etc. Ich bin jedoch einfach vorsichtig, die durchaus vorhandene Marge wieder leichtfertig zu verspielen. Und wenn ich sehe, dass ein Bauteil einfach sch... zu routen ist, dann leiste ich mir einfach den Luxus, ein anderes zu nehmen. Es ist ja nicht so, dass es da keine Alternativen gibt. z.B. hier: https://www.we-online.com/components/products/datasheet/7498010210A.pdf Die Differential Pairs liegen auf direkt nebeneinander liegenden Pins - das ganze ist unproblematisch zu routen. Gut, das ist jetzt SMD, aber auch bei THT gibts solche und solche, und da darf man sich ruhig das passende aussuchen. Gehört auch zur Qualifikation. fchk
Frank K. schrieb: > Ich bin da einfach konservativer. Sicher, die Empfehlungen sind extra so > gemacht, dass da auf jeden Fall genug Marge drin ist. Im Lagenaufbau > hast Du auch immer so 20% Fertigungstoleranz, der Harzanteil ist nicht > gleich, etc etc. Ich bin jedoch einfach vorsichtig, die durchaus > vorhandene Marge wieder leichtfertig zu verspielen. Kann man ja machen, aber die Erfahrung von damals als auch mehrere Diskussionen hier im Forum haben gezeit, daß da viele Leute sehr schnell hysterisch und pedantisch werden und meinen, jeder Zehntel mm zählt. Das tut er nicht. > Und wenn ich sehe, dass ein Bauteil einfach sch... zu routen ist, dann > leiste ich mir einfach den Luxus, ein anderes zu nehmen. Es ist ja nicht > so, dass es da keine Alternativen gibt. Blaue ICs? ;-)
Christian schrieb: > Habe > schon genug ANs gelesen und nach einigen Seiten wieder zugemacht, weil > SO GENAU wollte ich es nun auch nicht wissen. Du möchtest also eine einfache Antwort auf eine komplizierte Frage. In dem Fall halte Dich einfach an Empfehlungen und frage nicht nach dem Warum. Keine Vorgabe muss man sklavisch einhalten. Man kann überall tricksen, schlampen, es nicht so genau nehmen und vielleich fällt das niemals auf. Vielleicht nur unter selten auftretenden Umständen oder durch eine schlechtere Performance. Dann gehst Du ins Labor und nach drei Tagen beim X-ten Test rasselst du durch. Ab nach Hause, tagelange Fehlersuche, wieder ins Labor und wieder durchgerasselt. Das Spiel spielst Du dann ein paar 10K€ Labor- und Personalkosten lang, um nach dem X-ten Versuch endlich zu begreifen das die Tropfen die das Fass zum überlaufen brachten zahlreiche kleine Schlampereien und Unverständnisse im Layout waren. Nun frage ich mich aber warum Lenght Matching ein Thema ist. Das macht Kicad für mich automatisch, wenn ich es lieb bitte. Vielleicht benutzt Du einfach das falsche CAD wenn Du das noch manuell machen musst.
Michael schrieb: >> schon genug ANs gelesen und nach einigen Seiten wieder zugemacht, weil >> SO GENAU wollte ich es nun auch nicht wissen. > Fass zum überlaufen brachten zahlreiche kleine Schlampereien und > Unverständnisse im Layout waren. Jaja, darauf habe ich gewartet. Die deutsche Pedanterie, Overengineering, vorauseilender Gehorsam und als Bestes, german Angst. Ohjemine! > Nun frage ich mich aber warum Lenght Matching ein Thema ist. > Das macht Kicad für mich automatisch, wenn ich es lieb bitte. Das kann maber auch nur Kringel und Mäander irgendwo einfügen, wenn es die Umstände nicht besser hergeben. Und der Glaube, mit 0,0x mm Längendifferenzangabe ist alles perfekt, ist eine Illusion. Aber die scheinen viele Leute zu brauchen oder gar zu lieben. Die meisten schaffen es nicht, einfach zu sagen "das reicht, das ist gut genug, auch wenn die Masse das anders sieht". Hatten wir ja vor nicht allzu langer Zeit bei einem eher nichtelektronischen, wenn gleich auch wissenschaftlichem Thema. P S Sorgfalt im Ingenieurswesen ist das Eine, überall den Teufel an die Wand zu malen das Andere. P P S Die Diskussion ist die Gleiche wie 90° Ecken in HF-Leitungen! Da hat mal EINER gemessen und oh Schreck, KEINE Unterschiede festgestellt! https://www.mikrocontroller.net/articles/Wellenwiderstand#90%C2%B0_Ecken_in_Leiterbahnen Was natürlich extrem viele leute VORHER nicht davon abgehalten hat, alle möglichen Meinungen dazu kund zu tun. Wenn man das Thema Längenausgleich ERNSTHAFT diskutieren will, braucht es BELASTBARE Messungen! Theoretische Betrachtungen, egal auf welcher Ebene, reichen NICHT!
Falk B. schrieb: > Jaja, darauf habe ich gewartet. Die deutsche Pedanterie, > Overengineering, vorauseilender Gehorsam und als Bestes, german Angst. > Ohjemine! Jaja, was der Falk nicht kennt, das braucht auch keiner.
Christian schrieb: > Also haben wir eine Bandbreite von 30 MHz, aber eine Bitrate von 125 > MHz. Bitrate in MHz anzugeben ist aber schon wild. Eine Bitrate gibt man in Bit/s an.
Cyblord -. schrieb: >> Also haben wir eine Bandbreite von 30 MHz, aber eine Bitrate von 125 >> MHz. > > Bitrate in MHz anzugeben ist aber schon wild. > > Eine Bitrate gibt man in Bit/s an. Stimmt, aber auch die ist für die Bewertung nicht ausreichend bzw. sinnvoll. Am Ende geht es um die Symbolrate in Baud, welche durch die Leitungskodierung bestimmt wird. Am Ende geht es um ein möglichst gutes Augendiagramm.
:
Bearbeitet durch User
Christian schrieb: > welche Toleranz gibt es beim matching jetzt WIRKLICH? Ich habe das vor längerer Zeit für EtherCAT 100M einfach mal ausprobiert, die Längen eines 10m Netzwerkkabels absichtlich "verfälscht" und dafür eine Ader des Paares immer mehr gekürzt. Nach 5cm Kürzung lief das immer noch eine Nacht ohne Fehler durch. Leider konnte ich das damals nur qulitativ beurteilen (gibt es Übertragungsfehler), aber ich könnte das mit unserem neuen Fluke DSX 602 nochmal untersuchen und ansehen, wie sich die Kabelparameter ändern/verschlechtern... Was wir allerdings herausgefunden haben, ist, dass das Terminierungsnetzwerk möglichst dicht an den Phy gehört.
Moin, Da waere es halt interessant, wenn man dem DSP im PHY von aussen auf die Finger gucken koennte. Denn wie schwer der sich tut, aus der Shice am Eingang wieder vernuenftige Signale und daraus dann Bits zu rekonstruieren, sieht man ja nicht. Erst wenn der das nicht mehr schafft... Gruss WK
Christian schrieb: > Danke Falk. Sowas wollte ich hören. Ich notiere mir in meiner Checkliste > jetzt, dass für 100 MBit bis 3mm völlig akzeptabel ist. > > Die 2.5mm kamen übrigens einzig und allein daher, weil die THT RJ45 > Buchse von Würth RD+ und RD- auf der jeweils anderen Zeile hat. Die > kannst du entweder "sauber" routen, oder "identisch lang".... Ich > belasse es beim sauberen Routing. Hast auch mal nachgesehen, ob die Leitungslängen in der Buchse absolut identisch sind? Ich kann mir nämlich gut vorstellen, dass der Abstand im Footprint durch die interne Leitungslänge in der Buchse bereit kompensiert wird.
Lothar M. schrieb: > Ich habe das vor längerer Zeit für EtherCAT 100M einfach mal > ausprobiert, die Längen eines 10m Netzwerkkabels absichtlich > "verfälscht" und dafür eine Ader des Paares immer mehr gekürzt. Nach 5cm > Kürzung lief das immer noch eine Nacht ohne Fehler durch. Ist auch kein Wunder, die Verseilung der früheren Cat5 Kabel war teilweise so schlecht das da nach einige cm Längenunterschiede zwischen den einzelnen Adern war, wenn man das Kabel nur lang genug gewählt hat und das ging ja auch. Irgendwo gabs von Siemens dazu mal ne Analyse (wegen Profinet) 100BASE-TX ist extrem robust was das angeht. Man kann das auch schnell im Kopf überschlagen was man da für Toleranzen hat, die Signallaufzeit sind ca 5ns/m, bei 125mbps dauert ein Symbol 8ns. Nach ANSI X3.263-1995 wird mit bis zu 0,9ns Jitter durch Propagation Delay Difference kalkuliert, das entspricht ca 20cm. Wenn man also Length-Matching unter 1cm hat, reicht das locker.
:
Bearbeitet durch User
Lothar M. schrieb: > dafür eine Ader des Paares immer mehr gekürzt. Nach 5cm > Kürzung lief das immer noch eine Nacht ohne Fehler durch. Natürlich tut es das. Es passiert nur genau eine Sache die auf die eigentliche Übertragung keinen Einfluss hat. Man erhält mehr CM Störungen (Abstrahlung) und man wird empfindlicher auf Einstrahlung. Misst man keine Abstrahlung und liegt in einer EMI friedlichen Umgebung herum, passiert nichts das man merken würde. Das sich die Leitungsinduktivitär erhöht, weil sich die Felder schlechteraufheben, sorgt für verschliffenere Flanken und Refeklektionen. Aber die paar nH gehen unter, wenn der Rest anständig gebaut ist. Denn die ganze Kette teilt sich die Toleranzen. Wenn ich es schlecht mache, dann geht das nur gut weil andere es bessere gemacht haben. Das mag für Bastelwastel im Hobbykeller und auch für so manch kommerzielle Entwicklung eine untergeordnete Rolle spielen, aber wenn ich in einem 12Port Luftfahrt Switch 48 Ethernet Leitungspaare schlampig layoute, weil ich ein untaugliches CAD PRG aus dem Pleistozän verwende das mir diese Arbeit nicht abnimmt, dann habe ich genau diese zwei Probleme im Test. Radiated Emissions falle ich dan bei 125Mhz und seinen Vielfachen durch. Ungefähr am Ende des ersten Testtages, der so ca 3K€ + meinen Stundensatz kostet. Da bastel ich dann den ganzen zweiten Tag dran rum, bis ich erkenne das ich ohne Layoutänderung nicht durchkomme. Den dritten fest gebuchten Tag muss ich dann absagen und ca. die Hälfte trotzdem bezahlen. Also 1W Layout, 8W Bestücker + 2W Produktion + ein paar tausend € bis ich das nächste Qualifikationsmuster auf dem Tisch habe. Ca. 3W warten auf die nächsten freien Tage im Labor. Macht dann 15W später qualifiziert. ALLES in der kompletten Produktionskette verschiebt sich nach hinten. Denn wer einmal auf einem Berg PCBs, Gehäusen und Teilen sitzen geblieben ist, weil er vor abgeschlossener Quali bestellt hat, wird vorsichtig. Ich glaube auch das hier einiges durcheinandergewürfelt wird. Das vom Phy kommende Ethernetsignal enthält bereits den codierten Clock. Es kann also überhaupt keine Leitungslängenungleichheit zu einem Samplingfehler führen. Dazu müsste ich die Flanken schon massivst verschleifen, bis das zum Problem wird. Ganz anders liegt die Sache bei z.B. PCI. Da sind Daten und Clock getrennt und jede Ungenauigkeit schiebt bei dem entsprechenden Signal, das nun früher oder später als der Clock eintrifft, den Samplingpunkt in Richtung des unsicheren Bereichs, an dem das Signal noch oder nicht mehr gültig ist. Der TO bastelt auf der Phy Seite. Da ist der Längenabgleich wichtig für die Funktion. Ich habe schon Wochen mit einem schlampigen Layout verbracht wo die 'unerklärlichen' Probleme auf wundersame Weise verschwanden als ich den Müll entsorgt und es richtig gemacht habe. Das ist eben der Punkt: Es läuft, es läuft nicht, es läuft mit Aussetzern oder der Chip hängt sich irgendwann weg. Man sucht sich einen Wolf und hat oft nicht die Möglichkeit es exakt zu messen. Man stochert also so lange herum bis man es irgendwann mal hat. Oder man wirft den Schrott weg und macht sich diesesmal VORHER die Arbeit, statt hinterher 1000 Mal so viel Arbeit und Geld in ein lächerliches Problem zu stecken. Diese ganzen 'Mut zur Lücke', 'Overengineering + German Angst' Rufe sind einfach dumm. Ich habe unendliche Möglichkeiten in der Entwicklung Dinge falsch zu machen. Klitzekleine Fehler im Layout führen oft zu massiven Problemen und einem Redesign. Mit dem Längenausgleich habe ich eine vollautomatisierte Methode Dinge einfach unspektakulär und stressfrei richtig zu machen, und spare dabei noch jede menge Geld, weil mitr die PCB das gleiche kostet, ich aber ein Leitungspaar mit definierter Länge und Abstand so einfach ziehen kann wie einen unwichtigen Klingeldraht. Es benötigt dazu nur ein paar einmalige Handgriffe im CAD und Konventionen bei der Signalbenennung. Mag ja sein das die 2mm den Kohl nicht fett machen. Vielleicht auf nicht die anderen 47 x 2 mm an den anderen Ports. Aber warum sollte ich das austesten wollen? Einfach weil ich die geile Wurst bin und von sowas profanen wie anerkannten Regeln der Technik prinzipiell befreit bin? Oder weil ICH das Problem noch nie hatte, weil meine Produkte gnädigerweise all diese Tests garnicht bekommen? Ich höre nur immer wieder die unterschwellige Diskussionen das man nichts braucht das ein altes Eagle nicht kann. Denn weder Kicad User, noch Altium oder Cadence oder Mentor oder Fusion User kümmern sich einen Scheiss darum. Die lassen das einfach ihr CAD machen. Falk B. schrieb: > Das kann maber auch nur Kringel und Mäander irgendwo einfügen Ja, solange man den Track nicht in eine Paralleldimmension tunneln lässt um dort die fehlenden 5mm hinzuzufügen, bleibt weder dem CAD noch den mühseelig Leitungslängen zählenden Layouter etwas anderes übrig, als Kringel und Mäander irgendwo einzufügen wo eben noch Platz ist.
Michael schrieb: > Man erhält mehr CM Störungen (Abstrahlung) und man wird empfindlicher > auf Einstrahlung. Wieviel? > Misst man keine Abstrahlung und liegt in einer EMI friedlichen Umgebung > herum, passiert nichts das man merken würde. Sicher, der Test ist sehr einfach und nicht sonderlich stressig. Es wird auch nur geht/geht nicht festgestellt, nicht wie sehr sich die Signalqualität verschlechtert hat und wie nah man an der Kotzgrenze ist. > ich in einem 12Port Luftfahrt Switch 48 Ethernet Leitungspaare schlampig > layoute, Da ist schon die erste, deutlich Einschränkung. Sowas ist ein Sonderfall, der nur einen sehr kleinen Anteil an allen Ethernet-Layouts dieser Welt darstellt. > weil ich ein untaugliches CAD PRG aus dem Pleistozän verwende > das mir diese Arbeit nicht abnimmt, dann habe ich genau diese zwei > Probleme im Test. Jaja, alles ganz schlimm. Ist eigentlich ein CAD-System ohne KI heute noch für dich nutzbar? Selbst ein uraltes Eagle hat vor >15 Jahren schon die Längen von Leitungen angezeigt, seit 9.x kann es wohl glaube ich auch automatischen Längenausgleich. Aber all das geht an der Ursprungsfrage vorbei! Wieviel Längendifferenz ist bei 100Mbit Ethernet an einem differentiellen Signal AKZEPTABEL? Dazu hast du sachlich bisher kein Sterbenswörtchen verloren, nur deine ewige Litanei vom Weltuntergang. > Radiated Emissions falle ich dan bei 125Mhz und seinen Vielfachen durch. Geschichten aus dem Paulanergarten. > Also 1W Layout, 8W Bestücker + 2W Produktion + ein paar tausend € bis > ich das nächste Qualifikationsmuster auf dem Tisch habe. > Ca. 3W warten auf die nächsten freien Tage im Labor. > Macht dann 15W später qualifiziert. > ALLES in der kompletten Produktionskette verschiebt sich nach hinten. Du scheinst an einer Postraumatischen Belastungsstörung zu leiden. Ganz im Ernst. Irgendwann hat dich wohl mal einer in deinem Ing-Leben zu Schnecke gemacht und dir haufenweise Schuld in die Schuhe geschoben. > Denn wer einmal auf einem Berg PCBs, Gehäusen und Teilen sitzen > geblieben ist, weil er vor abgeschlossener Quali bestellt hat, wird > vorsichtig. Aha. SS - Selber Schuld. > Ich glaube auch das hier einiges durcheinandergewürfelt wird. > Das vom Phy kommende Ethernetsignal enthält bereits den codierten Clock. > Es kann also überhaupt keine Leitungslängenungleichheit zu einem > Samplingfehler führen. Das hat auch keiner behauptet. Das Durcheinanderwürfeln liegt eher in deinem Kopf. Es stand und steht die Frag nach dem Längenausgleich eines differentiellen Signals. > Dazu müsste ich die Flanken schon massivst > verschleifen, bis das zum Problem wird. > Ganz anders liegt die Sache bei z.B. PCI. > Da sind Daten und Clock getrennt und jede Ungenauigkeit schiebt bei dem Jede? Wirklich jede? Jede ps zählt? Oder vielleicht doch fs? > entsprechenden Signal, das nun früher oder später als der Clock > eintrifft, den Samplingpunkt in Richtung des unsicheren Bereichs, an dem > das Signal noch oder nicht mehr gültig ist. > > Der TO bastelt auf der Phy Seite. > Da ist der Längenabgleich wichtig für die Funktion. > Ich habe schon Wochen mit einem schlampigen Layout verbracht wo die > 'unerklärlichen' Probleme auf wundersame Weise verschwanden als ich den > Müll entsorgt und es richtig gemacht habe. Das mag so sein, ist aber keine Sekunde ein sachliches Argument zu Thema. > Man sucht sich einen Wolf und hat oft nicht die Möglichkeit es exakt zu > messen. Man stochert also so lange herum bis man es irgendwann mal hat. > Oder man wirft den Schrott weg und macht sich diesesmal VORHER die > Arbeit, statt hinterher 1000 Mal so viel Arbeit und Geld in ein > lächerliches Problem zu stecken. Du scheinst viel unverarbeiteten Stress mit dir rumzuschleppen. > Diese ganzen 'Mut zur Lücke', 'Overengineering + German Angst' Rufe sind > einfach dumm. Jaja, wer weniger aus 120% genau arbeitet ist schlampig und leichtsinnig. > Ich habe unendliche Möglichkeiten in der Entwicklung Dinge falsch zu > machen. Klitzekleine Fehler im Layout führen oft zu massiven Problemen > und einem Redesign. Du bist ein gebranntes Kind, aka PTBS. > Mit dem Längenausgleich habe ich eine vollautomatisierte Methode Dinge > einfach unspektakulär und stressfrei richtig zu machen, Und immer noch den navien Glauben, daß der von Gott kommt und damit alles richtig ist. Die Ingenieure alter Schule hatten und haben für praktisch JEDEN Meßwert eine Toleranzangabe, im Idealfall nicht von einer Behörde, sondern durch praktisch begründete Messungen festgelegt. Von dir kam in der ganz Diskussion nicht eine einzige Zahl, nur "es muss alles automatisch und perfekt sein". Das ist schlicht Unfug. > Mag ja sein das die 2mm den Kohl nicht fett machen. > Vielleicht auf nicht die anderen 47 x 2 mm an den anderen Ports. > Aber warum sollte ich das austesten wollen? Weil man sinnvollerweise IMMER nach der Divise arbeitet. "So genau wie nötig, so einfach wie möglich." Das hat nix mit Schlamperei zu tun sondern Augenmaß in Bezug auf Aufwand und Nutzen. > Einfach weil ich die geile Wurst bin und von sowas profanen wie > anerkannten Regeln der Technik prinzipiell befreit bin? Welche Regeln? Die sagen, es mus auf den Mikrometer genau sein? Schon mal die ZUGESICHERTEN Eigenschaften deiner HF-Leiterbahnen angeschaut? Die haben alle min. 5+/-% Toleranz bei Z0. > Ich höre nur immer wieder die unterschwellige Diskussionen das man > nichts braucht das ein altes Eagle nicht kann. Das Wort Eagle hat bisher keiner benutzt. > Denn weder Kicad User, noch Altium oder Cadence oder Mentor oder Fusion > User kümmern sich einen Scheiss darum. Die lassen das einfach ihr CAD > machen. Eben, die glauben ihr geiles System macht das alles automatisch und man muss nicht nachdenken. Das ist oft ein Irrtum. Wie z.B. auch bei Masseflächen. > Falk B. schrieb: >> Das kann maber auch nur Kringel und Mäander irgendwo einfügen > Ja, solange man den Track nicht in eine Paralleldimmension tunneln lässt > um dort die fehlenden 5mm hinzuzufügen, bleibt weder dem CAD noch den > mühseelig Leitungslängen zählenden Layouter etwas anderes übrig, als > Kringel und Mäander irgendwo einzufügen wo eben noch Platz ist. Ja und? Was nützt der dann REAL in einem DIFFERENTIELLEN Signal? Ich wage die These, daß diese Kringel und Mäander ab einer Länge von vielleicht 5mm das Signal verschlechtern als es der rein mathematische Längenausgleich verbessert! Außerdem war von 5mm nie die Rede! Aber selbst die würden bei 125 MBaud vermutlich noch unkritisch sein ("satte" 35ps!!!). Man muss die Größenordnung im Auge behalten! Bei Einzelsignalen (single ended) ist das anders, da ist der Schaden geringer bzw. wenn man die Mäander richtig legt gar nicht da. Dort KANN bei den entsprechenden Busgeschwindigkeiten ein Mäander sinnvoll oder gar NÖTIG sein.
Falk B. schrieb: > nur deine > ewige Litanei vom Weltuntergang. Na, wenn DU das sagst... Falk B. schrieb: > die glauben ihr geiles System macht das alles automatisch und man > muss nicht nachdenken. Nein, bei soeinem Primitivscheiss muss man wirklich nicht nachdenken. Man sieht ja was dabei rauskommt, wenn mittelmäßigkeit sich ihre eigenen Theorien dazu macht, diese aber niemals auf den Prüfstand stellt, weil ihre Mittelmäßigkeit ja beweist das dieses ganze high end gequatsche nur eine Luftnummer ist.
Beitrag #7735075 wurde von einem Moderator gelöscht.
Falk B. schrieb: > "So genau wie nötig, so einfach wie möglich." > > Das hat nix mit Schlamperei zu tun sondern Augenmaß in Bezug auf Aufwand > und Nutzen. Genau. Aber ich denke auch mkn hat Recht. Nur nicht bezogen auf das Szenario des TO. Ich gehe da von einem Einzelstück aus. Wenn ich mit kritischen EMV-Prüfungen, Produktionskette, Lieferverträgen, ... arbeite werde ich anders Layouten als für ein Einzelstück. Und bei einem Serienprodukt ists durchaus relevant, ob z.B. 0,1% oder 0,2% der Käufer bei ungünstiger Verkabelung ein Problem haben. Sowas ist schnell mal ein "halber Stern" unterschied in der Bewertung und auch nicht einfach so durch eine neue Version zu korrigieren. Beim Einzelstück kann ich durch spielen an der Verkabelung evtl. noch was richten bzw. ich habe ohnehin kein besonders kritisches Szenario. Und das Risiko, dass ich wegen anderer Fehler/Optimierungen nochmal ran muss ist eh dominant. Da hab ich dann aber zumindest schon gemerkt, wenn der Fernseher plötzlich nicht mehr ging.
Michael schrieb: > Man sieht ja was dabei rauskommt, wenn mittelmäßigkeit sich ihre eigenen > Theorien dazu macht, diese aber niemals auf den Prüfstand stellt, weil > ihre Mittelmäßigkeit ja beweist das dieses ganze high end gequatsche nur > eine Luftnummer ist. Wo sieht man das?
Beitrag #7735090 wurde von einem Moderator gelöscht.
Stephan schrieb: > Falk B. schrieb: >> "So genau wie nötig, so einfach wie möglich." >> >> Das hat nix mit Schlamperei zu tun sondern Augenmaß in Bezug auf Aufwand >> und Nutzen. > > Genau. > Aber ich denke auch mkn hat Recht. Mit welcher Aussage hat er denn Recht? Er hat nicht EINE konkrete Zahl genannt, nur was von automatischen, "perfekten" Längenausgleich erzählt, den man ja UNBEDINGT machen muss! > Und bei einem Serienprodukt ists durchaus relevant, ob z.B. 0,1% oder > 0,2% der Käufer bei ungünstiger Verkabelung ein Problem haben. Sowas ist > schnell mal ein "halber Stern" unterschied in der Bewertung und auch > nicht einfach so durch eine neue Version zu korrigieren. Mag sein, aber darüber entscheiden nicht 1 oder 2mm Längenunterschied im Layout bei DEM Signal! Jedes Ethernetkabel mit 10m Länge hat da mehr! Die Frage nach dem max. zulässigen Längenunterschied ist die gleiche wie nach anderen Toleranzen. Man kann 50 Ohm Terminatoren mit 1% kaufen, 5% reichen für viele Sachen aber auch. Netzwerkkabel haben auch 5% Toleranz beim Wellenwiderstand. Pedanten würden in Richtung 0,1% Terminierungswiderstand gehen in dem Glauben, da was zu verbessern und die Produktqualität zu erhöhen. Das ist ein Irrtum. Natürlich steigen die Anforderungen und sinken die Toleranzen bei steigenden Datenraten. Für 10G über Kupfer tut's kein 08/15 Ethernetkabel. Aber das ist auch ne andere Liga, die Formel 1 unter den Kabeln.
Beitrag #7735130 wurde von einem Moderator gelöscht.
Beitrag #7735155 wurde von einem Moderator gelöscht.
Beitrag #7735191 wurde von einem Moderator gelöscht.
Beitrag #7735199 wurde von einem Moderator gelöscht.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.