um diese Platine zu routen? Hallo, an der Platine hab ich ca. 6Std rumgemehrt. Die halbe Zeit ist draufgegangen, das diese auch optisch halbwegs ansprechend ist. Frueher war das einfacher ;-)) : Millimeterpapier, Bleistift und Radiergummi. O.K., ich haette auch das Original benutzen koennen, wollte das aber unbedingt in SMD machen. Und bitte keine Mecker wegen DRC, das hab ich im Griff. Gruesse Gert
Ja und jetzt, willste Lob dafür haben oder Absolution ? Selten einen so unübersichtlichen Schaltplan gesehen...
Angehängte Dateien:
-
unsauber.gif
3,5 KB
Ziemlich unordentliche Arbeit das Layout; wie du arbeitest kann man schon am Schaltplan sehen (siehe Bild). Besser dich!
Markus schrieb: > Ziemlich unordentliche Arbeit das Layout; wie du arbeitest kann man > schon am Schaltplan sehen (siehe Bild). Besser dich! Wieso? Also ich kann mit dem Plan problemlos umgehen. Sind halt von mir paar Korrekturen zum Originalplan hinzugefuegt. Manomann, wegen pillepalle aufregen...
bei sprut.de gibt es auch 2 SMD-Versionen vom Brenner8 (Lars und Erkut) ... UND: Du könntest das Layout von sprut für den Brenner8 auf SMD portieren, das ist ja einseitig, also absolut easy.
> Wieso? Also ich kann mit dem Plan problemlos umgehen. Sind halt von > mir paar Korrekturen zum Originalplan hinzugefuegt. > Manomann, wegen pillepalle aufregen... Davon, dass ich mit dem Plan nicht umgehen kann, ist in meinen Beitrag nicht die Rede. Lenk' also nicht von deiner unsauberen Arbeit ab. Es bleibt dabei: Besser dich!
Gert P. schrieb: > Markus schrieb: >> Ziemlich unordentliche Arbeit das Layout; wie du arbeitest kann man >> schon am Schaltplan sehen (siehe Bild). Besser dich! > > Wieso? Also ich kann mit dem Plan problemlos umgehen. Sind halt von > mir paar Korrekturen zum Originalplan hinzugefuegt. > Manomann, wegen pillepalle aufregen... Schön wenn DU mit dem Plan umgehen kannst, aber warum stellst du ihn dann in ein Forum zum bewerten, wenn dir UNSERE Kritik eh am A.... vorbei geht? 6h für so eine kleine Schaltung ist sicher OK nur würden andere nach 6h eine wesentlich bessere Arbeit abliefern. Allerdings lässt sich das Layout bei diesem schlechten PDF nicht gerade einfach bewerten. Schalt mal den Bestückungsdruck ab und stelle es in bunt und mit größerer Auflösung neu ein. 800 dpi als .png sollte ok sein.
Markus schrieb: > Davon, dass ich mit dem Plan nicht umgehen kann, ist in meinen Beitrag > nicht die Rede. Lenk' also nicht von deiner unsauberen Arbeit ab. Es > bleibt dabei: Besser dich! O.K., unsaubere Arbeit. Wie auch immer. Die Werte sind klar erkennbar, wenn Du damit Probleme hast, diese zuzuordnen, kann ich Dir nicht helfen. Schade, dass ich das nicht verlinkt hab, dann gaebe es einen neuen Plan ohne Name und Values. Urspruengliche Frage war: "Wie lange braucht Ihr, um diese Platine zu routen?"
@Gert P. Gerd, dieses Forum kannste echt vergessen. Hier hast du nur Klugkacker und Subba-Schlaubis. Die unnötigen Kommentare von diesen Herren helfen niemanden. Nur wenige Einträge sind lesenswert, leider die wenigsten. Deshalb poste ich hier schön mit ... Und nun warte ich auf die Elaborate ;-)
Gert P. schrieb: > Urspruengliche Frage war: "Wie lange braucht Ihr, um diese Platine zu > routen?" Keine Ahnung. Dazu müsste ich es erst mal routen - aber warum sollte ich? Weil ich zu viel Zeit habe? Ansonsten würde ich dir auch empfehlen, die Schaltpläne etwas ordenticher zu machen. Wenn du Symbole für die Versorgungsspannungen und Masse nutzt, würde das schon einiges helfen.
M. K. schrieb: > Schön wenn DU mit dem Plan umgehen kannst, aber warum stellst du ihn > dann in ein Forum zum bewerten, wenn dir UNSERE Kritik eh am A.... > vorbei geht? Das geht mir nicht am Arsch vorbei.. nur hatte ich nicht nach einer wie auch immer, hmm, Lesbarkeit der Schaltung gebeten. > 6h für so eine kleine Schaltung ist sicher OK nur würden andere nach 6h > eine wesentlich bessere Arbeit abliefern. Allerdings lässt sich das > Layout bei diesem schlechten PDF nicht gerade einfach bewerten. "Wesentlich bessere Arbeit" : Kannst Du das am mehreren Punkten an meinem Layout beschreiben? Ich weiss, dass die BE zwischen den Pins des Pic grenzwertig plaziert sind. > Schalt mal den Bestückungsdruck ab und stelle es in bunt und mit > größerer Auflösung neu ein. 800 dpi als .png sollte ok sein.
... schrieb: > bei sprut.de gibt es auch 2 SMD-Versionen vom Brenner8 (Lars und Erkut) > ... > > UND: > Du könntest das Layout von sprut für den Brenner8 auf SMD portieren, das > ist ja einseitig, also absolut easy. Ich weiss. Jeder hat mal klein angefangen. Ich moechte gerne mit SMD rummachen, auch wenn meine Augen schon merklich nachgelassen haben. Im uebrigen ist das der Brenner8, allerdings in der Variante 8P.
Christian schrieb: > Keine Ahnung. Dazu müsste ich es erst mal routen - aber warum sollte > ich? Weil ich zu viel Zeit habe? Nein. Ich hab in meiner unendlichen Naivitaet einfach gedacht, fragste mal die, die sowas oefter machen. Profis z.Bsp., die ev. ein Gefuehl dafuer haben. > Ansonsten würde ich dir auch empfehlen, die Schaltpläne etwas > ordenticher zu machen. Wenn du Symbole für die Versorgungsspannungen und > Masse nutzt, würde das schon einiges helfen. Der Plan stand nicht zur Diskussion. Falls Du sowas meinst: http://www.mikrocontroller.net/wikifiles/a/a7/Wordclock-schmal.pdf , das ist auch nicht der Hit. Vollkommen unuerbersichtlich.
Gert P. schrieb: > Falls Du sowas meinst: > http://www.mikrocontroller.net/wikifiles/a/a7/Word... , das > ist auch nicht der Hit. Vollkommen unuerbersichtlich. Das wird allerdings nur noch von einer abgedruckten Netzliste übertroffen ;-)
Na zumindest GND und VCC könnte man mit Symbolen versehen (bei eagle z.b. in den supply.. Bibliotheken). Ansonsten ist es doch egal, wie lange man braucht, wenn du Spaß drann hast, was macht es dann für einen Unterschied, ob 3 oder 12h ;-)
Versuche, die eine Bruecke noch herauszubekommen. Das sieht dann sonst unschön aus!
Christian schrieb: > Na zumindest GND und VCC könnte man mit Symbolen versehen (bei eagle > z.b. in den supply.. Bibliotheken). Weiss ich. Den Plan hab ich uebernommen und etwas frisiert, damit er zum Board konsistent ist. > Ansonsten ist es doch egal, wie lange man braucht, wenn du Spaß drann > hast, was macht es dann für einen Unterschied, ob 3 oder 12h ;-) :-))
Müller schrieb: > Versuche, die eine Bruecke noch herauszubekommen. Das sieht dann sonst > unschön aus! Darueber hab ich auch schon nachgedacht. Da 4 Elkos und 2 Spulen sowieso als bedrahtete BE "oben" sind, kommts auf die Bruecke nicht mehr an.
Angehängte Dateien:
-
120611-001.png
7,9 KB
Gert P. schrieb: > M. K. schrieb: > >> Schön wenn DU mit dem Plan umgehen kannst, aber warum stellst du ihn >> dann in ein Forum zum bewerten, wenn dir UNSERE Kritik eh am A.... >> vorbei geht? > > Das geht mir nicht am Arsch vorbei.. nur hatte ich nicht nach einer > wie auch immer, hmm, Lesbarkeit der Schaltung gebeten. > >> 6h für so eine kleine Schaltung ist sicher OK nur würden andere nach 6h >> eine wesentlich bessere Arbeit abliefern. Allerdings lässt sich das >> Layout bei diesem schlechten PDF nicht gerade einfach bewerten. > > "Wesentlich bessere Arbeit" : Kannst Du das am mehreren Punkten an > meinem Layout beschreiben? Ich weiss, dass die BE zwischen den Pins des > Pic grenzwertig plaziert sind. > >> Schalt mal den Bestückungsdruck ab und stelle es in bunt und mit >> größerer Auflösung neu ein. 800 dpi als .png sollte ok sein. So mit dem neuen Bild sieht das schon nicht mehr ganz so katastrophal aus. 1. Warum verwendest du keine GND-Fläche? Das wird dir einiges erleichtern. 2. Die Stützkondensatoren scheinen wild über die Platine verteilt zu sein, versuche sie nahe an den VCC-Pins der IC's zu bekommen und dann so das der Strom über das Pad des Kondensators in den Pin des IC's fließt. 3. Der Platz zwischen den Pad's des linken IC's und den dazwischen liegenden Widerständen sieht sehr eng aus, so etwas würde ich persönlich nicht machen. 4. Im Anhang siehst du einen Ausschnitt links unten, solche Verengungen der Leiterbahn sollte vermieden werden. Wenn das über der Diode eine Brücke ist die vom Transistor/Anode nach links zur dicken Leiterbahn geht, ist diese komplett überflüssig. Da lässt sich sicher noch einiges am Layout verbessern, als erstes würde ich einmal alle GND-Leiterbahnen löschen und durch eine Fläche ersetzen.
> So mit dem neuen Bild sieht das schon nicht mehr ganz so katastrophal > aus. ;-)) > 1. Warum verwendest du keine GND-Fläche? Das wird dir einiges > erleichtern. ==> Anhang. Gefaellt mir ganz und gar nicht. Sieht aus wie gewollt und nicht gekonnt. Oder meinst Du damit einen Top-Layer? Dazu muss ich anmerken, dass ich die Platinen selber herstelle und das Prozedure "zweiseitig" noch nicht beherrsche. Durchkontaktierung geht nicht, und wenn doch entweder ueber ein Bauelementepin oder ein Stueck Draht. > 2. Die Stützkondensatoren scheinen wild über die Platine verteilt zu > sein, versuche sie nahe an den VCC-Pins der IC's zu bekommen und dann so > das der Strom über das Pad des Kondensators in den Pin des IC's fließt. C11 ist der StuetzC vom PIC und ist der obere der 4 BE zwischen den Pins des Pic. C9 ist der StuetzC vom zu brennenden Pic, zu finden etwas links in halber Hoehe der 40-pol-Fassung. > 3. Der Platz zwischen den Pad's des linken IC's und den dazwischen > liegenden Widerständen sieht sehr eng aus, so etwas würde ich persönlich > nicht machen. das meinte ich mit: "Ich weiss, dass die BE zwischen den Pins des Pic grenzwertig plaziert sind." Dass das funktioniert weiss ich, Vorraussetzung ist ein lichtdichter Film (Druckerei) und scharfes Aetzbad, welches das Kupfer in ca. 20 -30 sek wegaetzt. Die Bruehe hat sozusagen kaum Zeit, zu unteraetzen, frisst aber ansonsten alles weg. Geht nicht mit Bruehe, die 20+ Minuten braucht. > 4. Im Anhang siehst du einen Ausschnitt links unten, solche Verengungen > der Leiterbahn sollte vermieden werden. > Wenn das über der Diode eine Brücke ist die vom Transistor/Anode nach > links zur dicken Leiterbahn geht, ist diese komplett überflüssig. das ist die 680µH Drossel, mitte rechts in meinem Erstpost. > Da lässt sich sicher noch einiges am Layout verbessern, als erstes würde > ich einmal alle GND-Leiterbahnen löschen und durch eine Fläche ersetzen. ==> Punkt 1 Wenn ich mir das bedrahtete Layout so ansehe: http://www.sprut.de/electronic/pic/projekte/brenner8/b8p5_lay_600.gif , bilde ich mir ein, dass das alles rel. unkompliziert ist. Relevanter Strom fliesst nicht, mein Step-Up links unten hat schon breitere Leiterbahnen. Alternativ koennte ich die Diode auch als siebentes bedrahtetes BE ersetzen. Danke fuer Deine Antwort und viele Gruesse Gert
Angehängte Dateien:
-
120611-002.png
4,9 KB -
120611-003.png
6,3 KB
Gert P. schrieb: > ==> Anhang. Gefaellt mir ganz und gar nicht. Sieht aus wie gewollt und > nicht gekonnt. Oder meinst Du damit einen Top-Layer? Dazu muss ich > anmerken, dass ich die Platinen selber herstelle und das Prozedure > "zweiseitig" noch nicht beherrsche. Durchkontaktierung geht nicht, und > wenn doch entweder ueber ein Bauelementepin oder ein Stueck Draht. Ich meinte schon den Bottom-Layer. Nun siehst man auch das du dir mit den Bauteilen unter dem IC die Massefläche zerstückelst. Im ersten Bild sieht man wie SMD-Pad's in die Via's eines Bauteil ragen hier wird der DRC sicher meckern, außerdem kann man sehen das an den Bauteilen oben die Massefläche nicht an die Pad's herangeht evtl. die Leiterbahnen löschen und neu fluten. Im 2. Bild siehst du das C14 wirkungslos ist. Wenn du genau hinschaust sieht du jetzt auch wie man die Brücke vermeiden kannst. Welche Linienbreite hast du für das Polygon genommen?
Anhand des Schaltplans würde ich mal 5h für das reine Layout mit ein paar Optimierungen bei einer 2-lagigen Leiterkarte ansetzen. Dazu käme dann im kommerziellen Umfeld noch etwas Abstimmung mit dem Kunden und dem Fertiger bis die Gerber ab Richtung Fertiger gehen. Da wäre man dann bei 8h. Also: 1 Manntag
M. K. schrieb: > Ich meinte schon den Bottom-Layer. Nun siehst man auch das du dir mit > den Bauteilen unter dem IC die Massefläche zerstückelst. Mit Verlaub, im Vergleich zum Original denke ich, dass das nicht wirklich relevant ist. > > Im ersten Bild sieht man wie SMD-Pad's in die Via's eines Bauteil ragen > hier wird der DRC sicher meckern, außerdem kann man sehen das an den > Bauteilen oben die Massefläche nicht an die Pad's herangeht evtl. die > Leiterbahnen löschen und neu fluten. Das ist absichtlich so gemacht. Quarz-GND und Schaltugs-GND sollen erst am Schaltungspin zusammenkommen. Siehe meinen Beitrag von 17:53. > Im 2. Bild siehst du das C14 wirkungslos ist. Wenn du genau hinschaust > sieht du jetzt auch wie man die Brücke vermeiden kannst. Das kapiere ich jetzt nicht.... > Welche Linienbreite hast du für das Polygon genommen? Isolate=0.5mm, grid=0.3175mmx4, Width=0,55mm
Layouter schrieb: > Anhand des Schaltplans würde ich mal 5h für das reine Layout mit ein > paar Optimierungen bei einer 2-lagigen Leiterkarte ansetzen. Dazu käme > dann im kommerziellen Umfeld noch etwas Abstimmung mit dem Kunden und > dem Fertiger bis die Gerber ab Richtung Fertiger gehen. Da wäre man dann > bei 8h. > > Also: 1 Manntag Danke. Da bin ich bei einlagig ja richtig gut ;-))))))
@Gert: Bin einfach mal grob von der Anzahl der Bauteil und einer recht engen Platzierung ausgegangen. Einseitg bestückt und beidseitig geroutet. Im Rahmen der Optimierung kann dann vielleicht auch nochmal eine Lage eingespart werden. ;)
Der To hat wohl von Versorgungsspannungssymbole noch nie was gehört? Auch könnte man die Bauteile zeichnerisch so gruppieren das eine funktionelle Zugehörigkeit erkennbar wäre. So siehts aus, wie mit der Waschmaschine gewaschen. So ist dann auch das Layout geworden. Auf dem Board zu messen oder Fehler zu finden ist sicher ein schöner Zeitvertreib.
Hi, Auch wenn es bei genauerer Betrachtung OFF Topic ist: ICh frage mich gerade welcher Sinn hinter dem Platinenentwurf hier steckt. Soll es hauptsächlich um den Lerneffekt gehen und der Brenner am Ende "nur" ein Gimmick sein, also das erstbeste was einem zum Üben eingefallen ist? -> Dann ist es OK und der Rest meines Beitrages kann getrost ignoriert werden! Oder soll es in erster Linie nur um das Ergebniss gehen, also steht das erhalten eines Pic-Brenners als oberstes Ziel auf der Liste? Dann würde ich sagen das sich die ganze BEschäftigung damit absolut nicht lohnt, alleine wenn man den hier genannten Zeitaufwand mal berücksichtigt. Dazu möchte ich mal auf die Unzähligen Diskussionen hier im Forum zum Thmea: Original vs. Selbstbau verweisen! Als Beispiel mal auf meinen gestrigen Beitrag in einem anderen Thread: Beitrag "Re: Fragen zu PIC-Brenner" Denn für 20Euro incl Versand bekommt man einen 100% Clone des PK2 der eindeutig mehr bietet als jeder Brenner von Sprut! Wie groß ist denn die Differenz zu den Kosten eines Sprut-Brenner, selbst wenn man nur die reinen Bauteilkosten -ohne Arbeitszeit, ohne Versand, ohne Verlust durch Defekte/Fehler beim Bau und zuj Schluss zeit bei der Suche warum es nicht läuft- rechnet. Das dürften doch deutlich weniger als 10Euro unterschied sein, oder? Gruß Carsten
Michael S. schrieb: > Der To hat wohl von Versorgungsspannungssymbole noch nie was gehört? > Auch könnte man die Bauteile zeichnerisch so gruppieren das eine > funktionelle Zugehörigkeit erkennbar wäre. So siehts aus, wie mit der > Waschmaschine gewaschen. So ist dann auch das Layout geworden. > Auf dem Board zu messen oder Fehler zu finden ist sicher ein schöner > Zeitvertreib. Schau dir mal das Original an, das schaut auch nicht besser aus :P Ich habe heute mal einen Selbstversuch gemacht, 3h Schaltplan aufräumen, 5h Layout.
M. K. schrieb: > Schau dir mal das Original an, das schaut auch nicht besser aus :P Wieso das denn nicht? Das Original ist aber um einiges besser. Wenn da nicht mal das 1:1 abkupfern beim TO klappt, würde ich mir mal ein anderes Hobby suchen. Dein Layout wird wohl seinen Zweck erfüllen, obwohl mir so einiges nicht gefällt und ich das anders machen würde, aber ich brauche es ja nicht, daher erspare ich mir einen weiteren Kommentar.
Schematic ist nicht wirklich schön, aber steht nicht zur Debatte. Layout ist für 6 Std. als nicht Berufstätiger in dem Bereich vollkommen ok. Es gab Layout, da hing ich 3 Tage dran und musste das ganze Layout löschen, weil es nicht perfekt aufging (Placementfehler), aber dafür hatte ich das Layout recht in 1 1/2 Tagen danach fertig. Irgendwann muss der Layouter auch einige Kleinigkeiten in Kauf nehmen, weil nutzen und Zeitfaktor sich nicht mehr rechnen und in dem Zeitalter in dem Projekte immer billiger und schneller fertig werden müssen hat man(n) kein Spielraum mehr.
> Ich habe heute mal einen Selbstversuch gemacht, 3h Schaltplan aufräumen, > 5h Layout. Vielen Dank fuer Deine Muehe. Das Layout spielt tatsaechlich in einer anderen Liga. BE kleiner als 1206 will ich nicht einsetzen, SOT23 ohne Brille ist absolut grenzwertig.
Michael S. schrieb: > M. K. schrieb: >> Schau dir mal das Original an, das schaut auch nicht besser aus :P > > Wieso das denn nicht? Das Original ist aber um einiges besser. > Wenn da nicht mal das 1:1 abkupfern beim TO klappt, würde ich > mir mal ein anderes Hobby suchen. -abkupfern- Wer lesen kann, ist klar im Vorteil.....
Gert P. schrieb: > BE kleiner als 1206 will ich nicht einsetzen, SOT23 ohne Brille ist > absolut grenzwertig. Dann wird's Zeit für eine Lupe oder besser noch ein Stereomikroskop. Glaub' mir, danach hast du nochmal so viel Spaß an SMD, und auch 0603- Bauteile werden dir kein Graus mehr sein. (Ja, ich bin auch in diesem Alter. ;-)
Jörg Wunsch schrieb: > Gert P. schrieb: >> BE kleiner als 1206 will ich nicht einsetzen, SOT23 ohne Brille ist >> absolut grenzwertig. > > Dann wird's Zeit für eine Lupe oder besser noch ein Stereomikroskop. > Glaub' mir, danach hast du nochmal so viel Spaß an SMD, und auch 0603- > Bauteile werden dir kein Graus mehr sein. (Ja, ich bin auch in > diesem Alter. ;-) Joerg ich bin entsetzt, das von Dir zu hoeren *jokingly Btw: Ich sehe ziemlich schlecht wegen meinem Keratokonus aber ich schaffe es dennoch, mit 0603 problemlos umzugehen. Ich wuerde ein Mikroskop als eher hinderlich empfinden, weil es im Weg steht...
Gert P. schrieb: > BE kleiner als 1206 will ich nicht einsetzen, SOT23 ohne Brille ist > absolut grenzwertig. Das sind 0804 in meinem Layout die löte ich auch noch problemlos zu hause. 0603 bekomme ich auf der Arbeit gerade so noch hin. Werde wohl nächste Woche meinen ersten TQFP100 löten dürfen, ich hoffe der EAGLE-Footprint dazu taugt was. xD
Gert P. schrieb: > Urspruengliche Frage war: "Wie lange braucht Ihr, um diese Platine zu > routen?" An einem halben AT (=4h) denke ich schon, dass ich da soweit wie du kommen würde. Wegen sowas Gert P. schrieb: >> Versuche, die eine Bruecke noch herauszubekommen. Das sieht dann sonst >> unschön aus! > > Darueber hab ich auch schon nachgedacht. Da 4 Elkos und 2 Spulen sowieso > als bedrahtete BE "oben" sind, kommts auf die Bruecke nicht mehr an. plane ich aber immer die reine "Platzieren und Verbinden-Zeit" mal 2,5. Das heisst ich würde mir schon gut 10h Zeit nehmen um das professionell aufzubereiten. PS. Ich bin jetzt nur von der Anzahl Pins, Lagen und der Schaltungs-Komplexität ausgegangen. Keine Wertung deines konkreten Layouts.
...mal nebenbei: was bringt das eigentlich (ausser natürlich an Erfahrung) sich an so einem Brenner tagelang aufzuhalten, wenn man z.B. ein PICKit 3 für 40 € (o. billiger) bekommt und man kann damit (halbwegs) komfortabel Programmieren/Debuggen (F10 im MPlab und fertig) kann ? das ständigige Umsockeln oder HexFiles manuell laden ist doch eine Entwicklungsbremse ;)
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.