|
Anzeige
|
Quelle für Quadratwurzelalgorithmus
Gast
#2460028
Hi, ich habe hier im Forum diesen Algorithmus gefunden: Beitrag "Wurzel ziehen - VHDL"
Da ich den in einer wissenschaftlichen Arbeit verwenden möchte, brauche ich eine Quelle. Weiß jemand wer sich das ausgedacht hat? Also auf welchen Mathematiker das Verfahren zurück geht? danke für eure Hilfe
Gast
#2460045
Hi, Hier ist die Quelle. Square root by abacus algorithm, Martin Guy @ UKC, June 1985. From a book on programming abaci by Mr C. Woo. Gruß,
Gast
#2460055
Vielen Dank! Das ging schnell! Ich hab gestern in der Uni den halben Tag in der Bibliothek verbracht und 5 Profs gefragt, alles ohne Ergebnis^^
Gast
#2460259
Muesste auch mit CORDIC gehen.
Gast
#2461294
Geht auch mit schriftlichem Dividieren ohne sequenzielles Vorgehen voll parallel.
Gast
#2463978
Kann man den Cordic eigentlich so aufziehen, dass er einen Flash-Kombinatorik abgibt? CORDIC ist ja ein iterativer Algo der nach einer gewissen Schrittzahl zum Ergebnis kommt. Wenn man die Iterationen als loop formuliert, müsste man ein Schaltwerk erhalten, das in einem Schritt arbeiten kann. Bei entsprechend geringer Frequenz natürlich. Harko schrieb: > Kann man den Cordic eigentlich so aufziehen, dass er einen > Flash-Kombinatorik abgibt? Was meinst du damit? > CORDIC ist ja ein iterativer Algo der nach einer gewissen Schrittzahl > zum Ergebnis kommt. Wenn man die Iterationen als loop formuliert, müsste > man ein Schaltwerk erhalten, das in einem Schritt arbeiten kann. Bei > entsprechend geringer Frequenz natürlich. Geht sicher theoretisch, doch das macht man nicht. Die Stufen werden getaktet. Man kann bereits nach einem Takt den Eingang mit dem nächsten Wert füttern. So kann mit jedem Takt ein Wert ausgerechnet werden. Die Latenzzeit ist so lang, wie die Anzahl der Stufen.
Gast
#2464786
Damit müsste aber die gesamte Latzen steigen. Wenn man soviele Daten gar nicht hat, um einen hohen Druchsatz zu bekommen, liessen sich viele Register und etwas Zeit sparen, wenn man ihn ungetaktet laufen lässt und ein multi cycle constraint verwendet, um die Daten verarbeiten zu können. BB schrieb: > liessen sich viele Register und etwas Zeit sparen, Keine Sorge: es lohnt sich nicht, in einem FPGA Register sparen zu wollen und deshalb mehr Logik verdrahtet. Denn die Register hinter einer LUT in einem Funktionsblock/Slice sind sowieso nicht mehr verwendbar, wenn diese LUT "nur" für Kombinatorik verwendet wird.
Gast
#2468460
Es gibt aber noch einen Punkt: Reine Kombinatorik, die nicht über mehrere Takte verteil ist, kann zusammengefasst werden - sonst nicht.
Gast
#2483083
Der OP ist mal wieder - wie so oft - verduftet.
Gast
#2483094
Ask once, read never... Aber vielleicht arbeitet der OP in einem der Teile Deutschlands, wo bis zum 6. fast nirgends gearbeitet wird und liest daher z.Z. nicht mit. Antwort schreiben |
Anzeige
|
