Hallo zusammen, ich hab da mal eine frage, wie werden spannungspuffs angeschlossen ?? ich soll ein layout das von einer externen firma erstellt worden ist überprüfen => "hier guck da mal drüber ob das so ok ist" die platine ist 6 lagig aufgebaut toplayer => signale + ics ( auch ein µcontroller) + bauteile plane1 => gnd plane2 => +3.3V plane3 => 5V plane4 => gnd bottomlayer => signale + ics + bauteile auf der platine sitzt ein spannungsregler der die 5V in 3,3V wandelt. am ausgang der LOD gibt es ein tantal 10µF und einen 100nF danach wird die 3,3V plane "angeschlossen". soweit verstehe ich das alles auch noch. nun gibt es aber an einer anderen ecke der platine eine "kondensatorbank" die über die flächen an 3,3V bzw gnd angeschlossen sind / ist. siehe foto an den spannungsversorgungspins der ICs sind aber keine kondensatoren ... ich bin verwirrt, hat das einen besonderen sinn? warum wird an einer seite der platine die spannung so merkrwürdig gepuffert? für mich sieht das nicht so aus alsob das noch geändert werden soll, oder sehe ich das falsch ?
peter schrieb: > an den spannungsversorgungspins der ICs sind aber keine kondensatoren > ... > ich bin verwirrt, hat das einen besonderen sinn? Der Schaltplanentwickler hat halt soo viele Kondensatoren eingeplant, von denen der Layouter nicht wusste wofür die gut sein sollen => einfach alle mal in eine Ecke geschoben, dann sind die Leiterbahnen dazwischen schön kurz.
@peter (Gast) >an den spannungsversorgungspins der ICs sind aber keine kondensatoren Schlecht. >ich bin verwirrt, hat das einen besonderen sinn? Kaum. >warum wird an einer seite der platine die spannung so merkrwürdig >gepuffert? Weil der Layouter gepennt hat oder keine Ahnung hat. >für mich sieht das nicht so aus alsob das noch geändert werden soll, >oder sehe ich das falsch ? Wahrscheinlich muss es aber geändert werden. Keramikkondensatoren müssen NAH am zugehörigen Bauteil liegen 20mm und weniger. MFG Falk
Hallo, kuck mal in den Schaltplan (wenn du einen hast), vielleicht ist da ja C2 beim IC2 gezeichnet, C3 bei IC3 usw., wenn ja hat der Entwickler das auch genau so gemeint. Die Meinung dass der Layouter ein Trottel war dürfte hier eine satte Mehrheit finden. Gruss Reinhard
Ich frage mich aber, weshalb jemand, der auch nicht soo viel Erfahrung im Layout zu haben scheint (nicht angegriffen fühlen, ist mein Subjektiver Eindruck) einen Fremdentwurf überprüfen soll. Das ergibt für sich schon keinen Sinn. Außerdem scheinen die Kondensatoren zu nah beieinander. Wenn da kein Lötstoplacksteg mehr dazwischen ist dann wette ich, daß die Kondensatoren nach dem Löten nicht alle schön braf nebeneinander liegen... Im Besten Fall zieht es sie als Klumpen (ohne Kurzschluss) zusammen. Im schlimmsten Fall kommt es zum Thumbstoning. Wieviel Platz ist denn generell noch auf der Platine? Wenn ein LDO aus 5V 3,3 macht, dann kann da kaum Last dran hängen. Ich frage mich, ob der 6 Lagen Aufbau überhaupt berechtigt ist. Aber um das feststellen zu können braucht man mehr Infos. Daß die Kondensatoren alle als Bank an einem Ende, gegenüber dem LDO und dazwischen keine sind, das kann so nicht gewollt sein, da schließe ich mich meinen Vorrednern an.
Ich halte nicht nur die Anordnung der C's für "mutig", wenn das Gelbe dann auch noch Bestückungsdruck wird freut sich der Bestücker/Löter. Ansonsten schließe ich mich der Meinung der Vorposter an.
Christian B. schrieb: > Ich frage mich aber, weshalb jemand, der auch nicht soo viel Erfahrung > im Layout zu haben scheint (nicht angegriffen fühlen, ist mein > Subjektiver Eindruck) einen Fremdentwurf überprüfen soll nu bin ihc aber neugierig wie du darauf kommst? weil ich hier frage, warum die so angeordnet sind? ich stelle mir halt die frage nach dem warum, der layouter verdient damit doch sein geld, und es kann doch sein das es dafür irgend einen mir noch nicht bekannten grund / sinn gibt oder ? niemand ist allwissend. der layouter ist halt erst wieder nächstem mittwoch zu erreichen, darum ... und ja, ich hab da noch einige frage zu dem layout - nur mal so
Nunja, ich schrieb, es sei mein subjektiver Eindruck. Dieser resultiert einfach aus der Frage, ob es richtig sein kann, keine Kondensatoren an den IC's dafür aber am Ende der LP zu haben. Pufferkondensatoren am Ende einer LP können brechtigt sein. Aber es ist nunmal anerkannter Standard, daß so viele Versorgungspins von IC's wie möglich mit einem kurz angebundenen Pufferkondensator versehen sind. Bei derartigen "Verfehlungen" stellt sich unweigerlich eben auch die Frage, nach dem Sinn der 6 Lagen. Aber das hab ich ja oben schon ausgeführt.
Falk Brunner schrieb: >>für mich sieht das nicht so aus alsob das noch geändert werden soll, >>oder sehe ich das falsch ? > Wahrscheinlich muss es aber geändert werden. Es muss (unabhängig von der Funktion) sowieso noch geändert werden, weil sich die Dinger so gar nicht richtig bestücken lassen (das hat Anton schon gesagt) und beim Löten zu "Klumpenbildung" neigen. Na gut, mit bleifreiem Lot ist das etwas besser... Die gute Nachricht: wenn die Platine mal bestückt ist und so funktioniert, kannst du den Wert dieser Bauteile auf "nicht bestückt" setzen und so noch sparen... ;-)
schau Dir den lagenaufbau an (Prepregdicke,...), lass Dir ein empfehlenswertes Seminar von den Herren EMV Dirks (DCC) von deinem Chef genehmigen und schon bist Du schlauer als die anderen. Nicht alles was man noch nicht gesehen hat ist Quatsch. Warte mal ab was Dein Layouter dazu sagt und berichte dann. Wenn die Prepregs zwischen den Versorgungslagen und GND irgendwo <100µm liegen, hat das alles seinen Sinn.
ein gast schrieb: > Wenn die Prepregs zwischen den Versorgungslagen und GND irgendwo > <100µm liegen, hat das alles seinen Sinn. Mag sein, mag sein. Aber man darf auch bei den Seminaren der Herren Dirks nicht einfach nur selektiv das hören, was man hören will! Und bei anderen Seminaren habe ich auch schon anderes erfahren. Insbesondere, wenn man nicht ausdauernd an der 1GHz-Grenze herumkratzt... Und insbesondere eines MUSS zu denken geben: du legst doch auch keine 17V an ein IC an, obwohl im Datenblatt steht "max. 5,5V", oder? Und du taktest einen uC auch nicht mit 100MHz, wenn im Datenblatt steht "max. 16MHz"? Wer ist dann schuld, wenn du es trotzdem machst und deine Schaltung nicht tut? Warum solltest du dann den Entkopplungskondensator anders anschliessen, als es im Datenblatt steht? Denn dort steht üblicherweise "place capacitor as close as possible"...
> Nunja, ich schrieb, es sei mein subjektiver Eindruck. Dieser resultiert > einfach aus der Frage, ob es richtig sein kann, keine Kondensatoren an > den IC's dafür aber am Ende der LP zu haben. Klingt zumindest falsch, aber wenn man nicht alles sieht... Der mechanische Aufbau in dem kleinen AUsschnitt den du uns gezeigt hast ist zumindest schlecht, die Löt-PADs der Kondenstaoren müssten getrennt sein, ein Via sollte nicht in der Lotfläche liegen.
@ein Gast, wenn du damit auf die Leiterplatte 2000 (oder wie dieses Projekt heisst)= abziehlst: dort sind weit mehr als nur 4 Spannungsführende Lagen verbaut, außerdem vollkommen anders als oben aufgeführt. Es mag ein Ansatz sein, aber es bleibt imho eine Nischenentwicklung, um nicht zu sagen eine Machbarkeitsstudie. Sicher funktioniert die Platine. Aber das erfordert einen sehr speziellen Lagenaufbau (kaum ein Hersteller wird dazu bereit sein, da man laut IPC 2 Prepreglagen mindestens zwischen 2 Laminaten benötigt. Prepregs unter 50µm Dicke sind allerdings nicht zu finden. Ich kenne als kleinstes das 104-er mit etwas über 60µm aber selbst das ist sehr problematisch in der Verarbeitung) Das bedeutet, daß allein schon diese Tatsache die Herstellkosten einer LP so weit in die Höhe schnellen lässt, daß man mit einem haufen C's billiger ist, auch in größeren Stückzahlen. Einfach ein Seminar besuchen erhöht sicher das (Halb-)Wissen, aber man bekommt auch hier Dinge erzählt die sich mit anderen Aussagen (des gleichen oder beliebig vieler anderer derartiger Seminare) widersprechen. Das EMV gerechte perfekte Layout wird es nicht geben, esseidenn, man hat alle Freiheitsgrade (Lagenaufbau, Platz, Entwicklungszeit, Bauteilkosten). Also muss man mit Kompromissen leben. Es gibt einfach nicht Die eine Musterlösung sondern es ist jede Platine ein Unikat, mit anderen Stärken und Schwächen.
Was hier angesprochen wurde, bei Kufper/Kupfer < 100µm zwischen GND und VCC ist die Platine selbst ein Kondensator. Ok, welche Prepregs gibt es, welche die Dicke aufweisen. Es müssen ja zwei Prepregs zwischen zwei Kupferschichten verwendet werden, damit die Platine hält. Welche Optionen gibt es da ? Der Prepreg 106 ist ja standard bei 10 Layer Platinen und hätte 100µm Dicke zwischen den Schichten. Was bringt das, kann man da wirklich auf dei Kondensatoren bei den IC´s verzichten ?
Chris schrieb: > bei Kufper/Kupfer<100µm zwischen GND und VCC > ist die Platine selbst ein Kondensator. Siehe dazu: "Die Mär vom Plattenkondensator" des Herrn Dirks. Auch zu finden im Beitrag "Leiterbahnen, Lagenanordnung" Zusammenfassung: es ist eben nicht der vereinfachte Kondensator, sondern die gesamte Geometrie, die berücksichtigt werden muss! Siehe auch den Beitrag "Abstand VCC - GND Plane" > Der Prepreg 106 ist ja standard bei 10 Layer Platinen und hätte 100µm > Dicke zwischen den Schichten. Was bringt das, Ein paar pF Kapazität, aber sehr kurze Leitungswege bei sehr hohen Frequenzen (wie gesagt: GHz Bereich)... > kann man da wirklich auf dei Kondensatoren bei den IC´s verzichten ? Nein. Oder reicht es deswegen aus, die ICs mit 1,5V zu versorgen? Kurz: solange das im Datenblatt steht, gehören die Kondensatoren direkt ans IC und nicht irgendwo in eine Ecke der Leiterplatte.
ich wollte nur sagen es hat einen grund, warum die kondensatorbank so aussieht
peter schrieb: > ich wollte nur sagen es hat einen grund, warum die kondensatorbank so > aussieht Klar: weil der Layouter sie so gemacht hat. Aber die Frage ist doch: worauf basiert das Ganze? Wurde das mit angemessen teuren Simulationswerkzeugen ein paar mal anständig durchsimuliert? Denn eine aufwendige Simulation scheint mir bei solchen Layouts unabdingbar...
Chris schrieb: > Der Prepreg 106 ist ja standard bei 10 Layer Platinen und > hätte 100µm Dicke zwischen den Schichten. Was bringt das, kann man da > wirklich > auf dei Kondensatoren bei den IC´s verzichten ? Hallo, wenn schon dann nimmt man für solche Kapazitäten keine Prepregs, sondern Kapton-Folie, also praktisch eine Flexible Schaltung als Seele. Das macht die Fertigung allerdings keineswegs einfacher, wird aber von vielen Herstellern angeboten. Theoretisch ist das ein interessantes Konzept, aber in der Praxis wohl eher selten. Wenn ein Layout mit konventionellen Kondensatoren funktioniert, verbietet sich die Verwendung aus wirtschaftlichen Gründen, auch wenn ein Flächenkondensator theoretisch bessere Eigenschaften hat - aber für die Gesamtschaltung gibt es kein besser als eben funktionsfähig. Gruss Reinhard
basiert auf http://www.elektroniknet.de/e-fertigung/technik-know-how/pcb-design-tools/article/718/2/EMV_beginnt_auf_der_Leiterplatte_Teil_2/ wurde mit folgender software SILENT V4.20 mehrfach getestet und das ist nicht die erste platine die die so machen.
IMO ganz gute Zusammenfassung http://processors.wiki.ti.com/index.php/General_hardware_design/BGA_PCB_design/BGA_decoupling "Inter-plane capacitance is not required for any current catalog processor, but if your PCB has the possibility of having a ground and power plane in very close proximity to each other, take advantage of it." Wer so was dennoch braucht, mal ein paar angesammelte Links...(Dicke des Dielektrikums bis runter auf 8 um, bis zu 1.7nF/cm² @ 1 MHz, 1.4 nF/cm² @ 1 GHz) http://www.tech-dream.com/Seminar/EMC-SI-PI-Seminar(Bob_Carter).pdf http://www.sanmina-sci.com/pdf/solutions/pcbres/buried_capacitance_technical_0106.pdf http://www.faradflex.com/userfiles/file/Utilization%20of%20Buried%20Capacitance™-%20Oak-Mitsui%203-09.pdf http://www.onboard-technology.com/pdf_febbraio2006/020603.pdf http://www.faradflex.com/support/faq.aspx
peter schrieb: > wurde mit folgender software SILENT V4.20 mehrfach getestet Sag ich doch: eine Platine, die mit Software "getestet" wurde. Ich hätte da "simuliert" dazu gesagt, denn "testen" kannst du das Ding erst, wenn du es in der Hand hast. > das ist nicht die erste platine die die so machen. Glaub ich ja. Aber dieses Verfahren ist offenbar kein simples Kochrezept, das garantiert immer funktioniert. Denn schon der Begriff "berechnete Kondensatorgruppen" hört sich für mich so ähnlich wie "hingetrickst" an... peter schrieb: > basiert auf http://www.elektroniknet.de/e-fertigung/technik-kn... > wurde mit folgender software SILENT V4.20 mehrfach getestet und das ist > nicht die erste platine die die so machen. Ist das jetzt Werbung, oder wie?
Lothar Miller schrieb: > peter schrieb: >> wurde mit folgender software SILENT V4.20 mehrfach getestet > Sag ich doch: eine Platine, die mit Software "getestet" wurde. Ich hätte > da "simuliert" dazu gesagt, denn "testen" kannst du das Ding erst, wenn > du es in der Hand hast. stell dir vor der gute layouter kommt am mittwoch mit demo boards oder sollte ich sagen refferenzboards (?) & deinen geliebten simulationen vorbei >> das ist nicht die erste platine die die so machen. > Glaub ich ja. Aber dieses Verfahren ist offenbar kein simples > Kochrezept, das garantiert immer funktioniert. Denn schon der Begriff > "berechnete Kondensatorgruppen" hört sich für mich so ähnlich wie > "hingetrickst" an... ich hab auch nicht behauptet das es ein simples verfahren ist oder? warum hört sich den berechnet wie hingetrickst an? ich berechne doch auch die spannung sie an einem widerstand oder mit spice eine schaltung > peter schrieb: >> basiert auf http://www.elektroniknet.de/e-fertigung/technik-kn... >> wurde mit folgender software SILENT V4.20 mehrfach getestet und das ist >> nicht die erste platine die die so machen. > Ist das jetzt Werbung, oder wie? wieso werbung ? du hast doch nach einem angemessen teuren (was auch immer das heißen mag) simulationsprogramm gefragt, und ich hab dir gesagt womit sie das berechnet haben.
peter schrieb: >> Ist das jetzt Werbung, oder wie? > wieso werbung ? Weil du innerhalb eines Tages von Zweifel >>> ich bin verwirrt, hat das einen besonderen sinn? nach Überzeugung >> wurde mit folgender software SILENT V4.20 mehrfach getestet >> und das ist nicht die erste platine die die so machen. umgeschwenkt bist. >>> das ist nicht die erste platine die die so machen. >> Glaub ich ja. Aber dieses Verfahren ist offenbar kein simples >> Kochrezept, das garantiert immer funktioniert. Denn schon der Begriff >> "berechnete Kondensatorgruppen" hört sich für mich so ähnlich wie >> "hingetrickst" an... > warum hört sich den berechnet wie hingetrickst an? Weil bisher noch bei jeder halbwegs komplexen (EMV-)Simulation, die ich gesehen habe, hinterher das Modell solange angepasst wurde, bis es zur Realität gepasst hat... peter schrieb: > toplayer => signale + ics ( auch ein µcontroller) + bauteile Brauchst du dfür solche High-Tech-Layouts? Spielt sich dein Design (auch) im GHz bereich ab? Ich schlage vor, du lässt die Platine mal fertigen und berichtest dann drüber (Inbetriebnahme/Stabilität/EMV-Messungen).
Scheint mir eher eine Art Testbalong bezüglich der Kompetenz des Forums zu sein. Frei nach dem Motto: Ich stell mich mal ganz dumm, poste einen Micropart einer Schaltung, schreibe ein paar Dinge dazu auf, wobei ich aber darauf achte wichtige Rahmenbedingungen nicht zu nennen. Nun lasse ich das ganze 2 Tage einwirken und bringe anschließend die Umgebungsbedingungen heraus um jedem hier mitzuteilen, wie blöd sie doch sind darauf hereinzufallen.
Also, nur weil man einen Kondensator durch zwei Vias anschliesst, daß das die Induktivität sowie die Strombelastbarkeit sowie auch die Sicherheit der Funktionsfähigkeit erhöht ist klar. Das heisst aber auch nicht, daß man dadurch den Kondensator anstelle von 2cm oder 6cm nun plötzlich 12cm weit weg sein kann. Der Jumper zu V+ hat auch drei Vias. Kannst du uns mal erhellen wie das aussieht, welchen Durchmesser haben die Vias, sind das µVias und welchen Abstand haben die Ic´s zu den Kondensatoren. Zum nächstgelegenen, wieviel Spannungspins gibt es an den Ic´s, und wieviele bestückte Kondensatoren.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.