Hallo, ich würde euch mal um eure Meinung zu diesem Layout eines/r Ethernet 10/100TX PHY bitten. Anbei die Eagle-Dateien als sch/brd und als Fotos, wobei alles Unrelevante herausgelöscht wurde. (Unterseite nur GND-Plain) PHY-Chip ist ein LAN8720 (Datenblatt: http://media.digikey.com/pdf/Data%20Sheets/SMSC/LAN8720.pdf ) Danke René
Sieht OK aus, die Bauteile knapp am MagJack würde ich noch 1mm wegrücken.
Das Schema ist falsch, die Schaltung wird so nicht funktionieren! RCT und TCT müssen noch mit einer 2.5V - 3.3 V Speisung verbunden werden! (siehe Datenblatt zum LAN8720, Seite 74) Ich nehme an, der Ethernettrafo ist im Stecker X3 integriert?
Peter schrieb: > RCT und TCT müssen noch mit einer 2.5V - 3.3 V Speisung verbunden > werden! (siehe Datenblatt zum LAN8720, Seite 74) Verdammt vergessen... Peter schrieb: > Ich nehme an, der Ethernettrafo ist im Stecker X3 integriert? Nimmst du richtig an.
Was soll diese unsinnige Verbindung zwischen C44 und C45? Die Spannungsversorgung führt man von Außen heran. C44 gehört direkt an Pin1. Keine Leiterbahn unterhalb des ICs, ansonsten viel Spaß beim Löten. Ich würde jedem der Spannungsversorgungspins einen Kondensator spendieren. C12 sitzt zu nah am Quarz. Das Quarz-Layout ist schlecht. Die Kondensatoren gehören zwischen Quarz und IC. Die Massefläche unterhalb des Quarzes aussparen.
René Z. schrieb: > Hallo, > > ich würde euch mal um eure Meinung zu diesem Layout eines/r Ethernet > 10/100TX PHY bitten. > Anbei die Eagle-Dateien als sch/brd und als Fotos, wobei alles > Unrelevante herausgelöscht wurde. (Unterseite nur GND-Plain) Hallo, zum Schaltplan: 1. Es wäre von Vorteil zu wissen um welches Bauteil es sich bei X3 handelt. 2. Wenn es sich bei X3 um eine handelsübliche Buchse/Trafo Kombi handelt verstehe ich die gesamte Beschaltung mit L4,L5 sowie die Terminierung von RXN und TXN nicht. Das entspricht nicht mal im Ansatz dem was SMSC vorschlägt. 3. Es fehlt die Trennung von Digital und Analog Versorgung. 4. Es fehlt der R zwischen Pin 4 und 5. 5. Bei Q2 fällt auf das dieser vermutlich nicht der von SMSC geforderten Belastung standhält. 6. NRST sollte beschaltet werden. 7. Abhängig von X3 sind R19 und R18 vermutlich zu niederohmig. 8. Es fehlen noch die Serienwiderstände in den Steuersignalen wie z.B. Pin 17 und 18. Es geht zwar generell auch ohne diese, das gibt dann aber nach meiner Erfahrung eine recht unschöne EMV. zum Layout: 1. Die Leiterbahn unter dem Chip sollte in jedem Fall anders verlegt werden, vor allem nicht auf der Lötseite unter dem IC. 2. Insgesamt sollten noch die Bauteilegrössen angepasst werden, weil es sonst sehr schwierig wird von den Pins des LAN8720 wegzukommen und trotzdem eine gewisse Kompaktheit zu erreichen. 3. Die Kühlfläche unter U2 ist deutlich zu klein. 4. Einige Bauteile haben nur einen sehr gerigen Abstand zu einander. Gruß Michael
Michael K. schrieb: > 1. Die Leiterbahn unter dem Chip sollte in jedem Fall anders verlegt > werden, vor allem nicht auf der Lötseite unter dem IC. Hallo, selbstverständlich kann man unter einem IC Leiterbahnen verlegen, solange da kein Kühlpad ist. Wenn man Leiterbahnen unter ICs generell verbieten wollte, würden 90% aller realen Layouts garnicht existieren. Ist übrigens schon seit 50 Jahren üblich, siehe "Stromversorgung amerikanischer Stil". Gruss Reinhard
Reinhard Kern schrieb: > selbstverständlich kann man unter einem IC Leiterbahnen verlegen, > solange da kein Kühlpad ist. Aber genau dieses Thermalpad ist doch vorhanden. Gruß Michael
Angehängte Dateien:
-
schaltpln.PNG
66 KB
Michael K. schrieb: > Aber genau dieses Thermalpad ist doch vorhanden. Jap! Er hat ja die Bahnen um das Termal Pad geführt, aber wenn da Lötzinn zerfließt und Thermal PAD ja mit GND verbunden ist, hat er direkt einen Kurzschluss. RCT, TCT wurden schon erwähnt und die Vorwiderstände der LED's kommen mir mit 33 Ohm zu klein vor. Wie viel Strom brauchen die Dioden?
Artur F. schrieb: > Michael K. schrieb: > >> Aber genau dieses Thermalpad ist doch vorhanden. > Jap! Er hat ja die Bahnen um das Termal Pad geführt, aber wenn da > Lötzinn zerfließt und Thermal PAD ja mit GND verbunden ist, hat er > direkt einen Kurzschluss. RCT, TCT wurden schon erwähnt und die > Vorwiderstände der LED's kommen mir mit 33 Ohm zu klein vor. Wie viel > Strom brauchen die Dioden? Die 330 Ohm kommen der Sache schon mal deutlich näher. Für C33 und C34 empfiehlt der Hersteller 1 x 22nF. Und die Leiterbahn ist NICHT um das TPad geführt. Wenn mal die mittleren Werte des Datenblattes nimmt kommt man auf einen Abstand von 0.35 mm zwischen TP und normalen Pad. Wie bitte soll da eine Leiterbahn zwischen passen. Noch nicht einmal mit gerechnet die Toleranzen laut Datenblatt und noch wichtiger; die Genauigkeit beim platzieren. Man muss sich hier wirklich auf die Details einlassen. Das geht überhaupt nicht. Desweiteren ist mir die Funktion von L4 und L5 nicht nachvollziehbar. Ansonsten möchte ich nochmals erinnern: Bei Q2 fällt auf das dieser vermutlich nicht der von SMSC geforderten Belastung standhält. Das ist ein häufiger Fehler im Design mit dem LAN8720 und führt auf Dauer zu kaum nchvollziehbaren Fehlverhalten. Gruß Michael
René Z. schrieb im Beitrag #2792884:
> Sch**sse, falsche Dateiversion hochgeladen, Neue kommt gleich...
Könnte ein Mod bitte die zwei Beiträge über diesem löschen, danke!
Hallo, Schaltplan: 1. Q2 sieht jetzt deutlich besser aus, trotzdem Belastbarkeit laut Datenblatt überprüfen 2. Wo sind denn die 4 x 49r9? Diese sind elementar und müssen wieder rein 3. L4 und L5 halte ich für überflüssig/kontraproduktiv, gibt es für diese Beschaltung eine Referenz? 4. Es fehlt weiterhin der R zwischen Pin 4 und 5 5. Pin M1 und M2 von X3 sollte/muss über FB mit Masse verbunden werden Layout 1. Die Vias/leiterbahnen unter Q2 können Kurzschluss verursachen Gruß
Michael K. schrieb: > 1. Q2 sieht jetzt deutlich besser aus, trotzdem Belastbarkeit laut > Datenblatt überprüfen Hab ich jetzt endlich im DB entdeckt und angewendet. (Warum steht da kein Hinweis in den Layout Recommendations bzw der Pin Description?) Michael K. schrieb: > 2. Wo sind denn die 4 x 49r9? Diese sind elementar und müssen wieder > rein Michael K. schrieb: > 2. Wenn es sich bei X3 um eine handelsübliche Buchse/Trafo Kombi handelt > verstehe ich die gesamte Beschaltung mit L4,L5 sowie die Terminierung > von RXN und TXN nicht. Das entspricht nicht mal im Ansatz dem was SMSC > vorschlägt. Was jetzt? (Ich machs jetzt wieder wie immer!) Michael K. schrieb: > 3. L4 und L5 halte ich für überflüssig/kontraproduktiv, gibt es für > diese Beschaltung eine Referenz? Empfehlung Chef und die praktische Eigenschaft das Problem der Kreuzung des positiven und negativen Signals in den Leiterbahnen zu lösen Michael K. schrieb: > 4. Es fehlt weiterhin der R zwischen Pin 4 und 5 Dieser 1M-R existiert in den Layout Reecommendations nicht! Michael K. schrieb: > 5. Pin M1 und M2 von X3 sollte/muss über FB mit Masse verbunden werden Über Schirmanbindung mach ich mir später Gedanken...
Hallo, einfach mal hier hineinschauen: http://www.smsc.com/media/Downloads_Public/etherphy/evb8720sch.pdf Das sollte die meisten Fragen beantworten. Gruß
Michael K. schrieb: > 1. Die Vias/leiterbahnen unter Q2 können Kurzschluss verursachen Werden sie nicht -> Stoplack drüber und Plastikschutz unter Quarz Schirmanbindung hab ich wie bei uns firmenüblich über ne Ferritperle gemacht. Wenns an der jetzt hochgeladenen Version nichts mehr zu beanstanden gibt, geht das in die Prototypenfertigung. Danke schonmal, denn dieser Chip hat mit Beschaltung ungefähr die gleiche Fläche wie unser früher benutzter PHY-Chip ohne Beschaltung. Doch dieser brauchte noch viel mehr Cs und unsere BOM ist kürzer und günstiger geworden. Grüsse René (Firma: M****l)
Das fehlende GND-Via bei C45 hab ich schon bemerkt
René Z. schrieb: > Wenns an der jetzt hochgeladenen Version nichts mehr zu beanstanden > gibt, geht das in die Prototypenfertigung. Es wird schon besser, aber da geht noch was. Ich gehe mal davon aus das es sich mindestens um ein Vier Lagen Layout handelt. Desweiteren gehe davon aus das die violette Fläche Gnd sein soll. Diese ist unterhalb der tx und rx Leitungen unbedingt auszusparen. Am besten auch komplett unterhalb der Buchse. Ich hoffe mal für euch das die beiden Chokes euch nicht doch noch auf die Füsse fallen. Hat da vielleicht jemand ein Würth Seminar besucht?.... Wenn man mal in das DB schaut steht da: Z=90r @ 100MHz. Da werden die rx/tx Signale massiv gedämpft, wenn nicht sogar komplett abgewürgt. Gruß Michael PS: Die Frage die sich grundsätzlich stellt wäre die Art der Verwendung dieses Projektes. Wenn es sich ein Hobby oder Semiprofessionelles Projekt ohne EMV Prüfung handelt kann man es langsam so lassen, wenn hier richtig produziert werden soll muss man die Messlatte doch noch ein wenig höher hängen.
Michael K. schrieb: > Vier Lagen Layout Im Prototypen Stadium noch nicht (2L) aber mit durchgehender Massefläche unten (Ausnahmen: VCC's und kurze Brücken von Signalen), Endprodukt vierlagig Michael K. schrieb: > Hat da vielleicht jemand ein Würth Seminar besucht? Ja! Michael K. schrieb: > Wenn man mal in das DB schaut steht da: Z=90r @ 100MHz. Da werden die > rx/tx Signale massiv gedämpft, wenn nicht sogar komplett abgewürgt. Ist noch die falsche ArtNr, da kommt noch die von der Passenden hin... Michael K. schrieb: > Die Frage die sich grundsätzlich stellt wäre die Art der Verwendung > dieses Projektes Geht in die Produktion ( siehe auch Beitrag "Diese USB-Schutzbeschaltung zuviel des Guten?" ) aber hald Layout von mir (einem 17Jährigen Info-Frühstudenten mit 9Jahren Elektro(nik)- und 6Jahren Programmiererfahrung), der noch nie ein Ethernet-PHY-Layout gemacht hat, aber bereits EMV-, ESD- usw Seminare besucht hat. Michael K. schrieb: > wenn > hier richtig produziert werden soll muss man die Messlatte doch noch ein > wenig höher hängen. Bin gerade dabei den Teil zu simulieren wo TXN,TXP,RXP,RXN parallel liegend aus dem Chip kommen, zwecks Ab-und Einstrahlung sowie Interferenz
10/100 TX kann man notfalls auch fädeln. BTDT. ;-() Die Chokes in der Datenleitung kannst du dir schenken. Der Trafowickler vom Magjack hat es schon für dich getan. Mach lieber nen ESD-Schutz rein, das ist bei Burst/Surge sinnvoller. Noch ne dumme Frage: Wie tust du den Dinger resetten? Da seh ich nur nen Pullup. Entweder nen IO vom Controller spendieren oder die Armutslösung mit RC. Ist es Absicht daß du den MII nicht komplett auflegst?
Michael X. schrieb: > Die Chokes in der Datenleitung kannst du dir schenken. René Z. schrieb: > Empfehlung Chef und die praktische Eigenschaft das Problem der Kreuzung > des positiven und negativen Signals in den Leiterbahnen zu lösen Michael X. schrieb: > Noch ne dumme Frage: Wie tust du den Dinger resetten? Da seh ich nur nen > Pullup. Entweder nen IO vom Controller spendieren oder die Armutslösung > mit RC. Ist es Absicht daß du den MII nicht komplett auflegst? Ich layoute erstmal die einzelnen Funktionseinheiten und verbinde sie erst wenn alles fertig ist Und der Rest des Layouts fehlt weil Teile "Geheimhaltungsklausel-relevant" ist.
Bei den parallelen TXN,TXP,RXP,RXN gibts keine Probleme ESD-Schutz ist drin Simulierten Augendiagramm passt Ich lass übermorgen ne Prototypenplatine fertigen...
1. R23 soll welche Aufgabe haben? 2. Wenn R24 dann bitte auch einen Widerstand in Serie zum Quarz, sonst wird der überlastet. 3. Die GND/VCC-Flächen unterhalb des Quarzes und seinen Anschlüssen frei stellen. 4.Bei C44 und C49 zieht sich das Lötzinn beim Löten in die Durchkontaktierung, dito bei C33 und C34. Grundsätzlich: Auf der einen Seite knallst du die Bauteile zu eng zusammen , auf der anderen Seite verschenkst du Platz ohne Ende. René Z. schrieb: > Grüsse > René (Firma: M****l) Schreib doch die Firma mal aus, damit ich weiß wo ich nicht kaufen sollte.
... schrieb: > 1. R23 soll welche Aufgabe haben? Vermutlich zur Konfiguration > 2. Wenn R24 dann bitte auch einen Widerstand in Serie zum Quarz, sonst > wird der überlastet. Ja, der fehlt auch noch > 3. Die GND/VCC-Flächen unterhalb des Quarzes und seinen Anschlüssen frei > stellen. Das hätte ich gerne mal begründet!? > 4.Bei C44 und C49 zieht sich das Lötzinn beim Löten in die > Durchkontaktierung, dito bei C33 und C34. Ja, sollte noch beseitigt werden > Grundsätzlich: Auf der einen Seite knallst du die Bauteile zu eng > zusammen , auf der anderen Seite verschenkst du Platz ohne Ende. Das ist durchaus so, zeigt einen gewissen Mangel an Erfahrung > > René Z. schrieb: >> Grüsse >> René (Firma: M****l) > > Schreib doch die Firma mal aus, damit ich weiß wo ich nicht kaufen > sollte. Der Ersteller diese Threads beschreibt sich selber als '17Jährigen Info-Frühstudenten', dafür ist es durchaus OK, es sind halt Detailmängel, da mussten wir alle mal durch Gruß
... schrieb: > 1. R23 soll welche Aufgabe haben? Beim Powerup prüft der PHY Baustein an dem Pin der jetzt als NINTSEL dient später als LED2 als was NINT dienen soll: NINT oder REFCLKO ... schrieb: > 2. Wenn R24 dann bitte auch einen Widerstand in Serie zum Quarz, sonst > wird der überlastet. Des passt lt. Datenblättern auch gut ohne Serien-R, nachdem mich jemand darauf hingewiesen hat das der Quarz aussergewöhnlich stark belastet wird. (Wobei ich mich immer noch frage warum da kein Hinweis in den Layout Recommendations bzw der Pin Description steht.) ... schrieb: > 3. Die GND/VCC-Flächen unterhalb des Quarzes und seinen Anschlüssen frei > stellen. Hat zwar bisher immer ohne gepasst aber bitteschön ... schrieb: > 4.Bei C44 und C49 zieht sich das Lötzinn beim Löten in die > Durchkontaktierung, dito bei C33 und C34. Wird und hat es bisher es nicht, da Stoplack drauf ist
Michael K. schrieb: >> 3. Die GND/VCC-Flächen unterhalb des Quarzes und seinen Anschlüssen frei >> stellen. > Das hätte ich gerne mal begründet!? Damit Rückströme in der Massefläche nicht auf die Oszillatorbeschaltung einkoppeln. Eine gute Seite dazu hat Lothar Miller: http://www.lothar-miller.de/s9y/categories/33-Quarz René Z. schrieb: >> 1. R23 soll welche Aufgabe haben? > Beim Powerup prüft der PHY Baustein an dem Pin der jetzt als NINTSEL > dient später als LED2 als was NINT dienen soll: NINT oder > REFCLKO Du schaltest 10KOhm parallel zu einem 220 Ohm und einer LED in Durchlassrichtung gegen GND. Was glaubst du wie hoch der Gesamtwiderstand der Reihenschaltung aus 220 Ohm und der LED ist und welchen Einfluss da der 10KOhm noch haben soll? René Z. schrieb: >> 2. Wenn R24 dann bitte auch einen Widerstand in Serie zum Quarz, sonst >> wird der überlastet. > Des passt lt. Datenblättern auch gut ohne Serien-R, nachdem mich jemand > darauf hingewiesen hat das der Quarz aussergewöhnlich stark belastet > wird. (Wobei ich mich immer noch frage warum da kein Hinweis in den > Layout Recommendations bzw der Pin Description steht.) Weil das Grundlagen der Quarztechnik sind. Schau dir dazu mal das Datenblatt des verwendeten Quarzes an, insbesondere den Wert "Drive Level".
René Z. schrieb: >> 4.Bei C44 und C49 zieht sich das Lötzinn beim Löten in die >> Durchkontaktierung, dito bei C33 und C34. > Wird und hat es bisher es nicht, da Stoplack drauf ist Noch vergessen. Der Stoplack sitzt sicher nicht in den Bohrungen, in die sich das Lötzinn zieht.
... schrieb: > Du schaltest 10KOhm parallel zu einem 220 Ohm und einer LED in > Durchlassrichtung gegen GND. Was glaubst du wie hoch der > Gesamtwiderstand der Reihenschaltung aus 220 Ohm und der LED ist und > welchen Einfluss da der 10KOhm noch haben soll? Dieser Widerstand ist korrekt und nötig. Er dient der Chipconfig während der Reset Phase. Die Benennug der Net Label sollte aber angepasst werden. Gruß
Michael K. schrieb: > Er dient der Chipconfig während > der Reset Phase. Ob RESET-Phase oder nicht. Der Widerstand der Reihenschaltung 220Ohm und LED wird doch nicht während RESET vom Pin abgehangen.
... schrieb: > Ob RESET-Phase oder nicht. Der Widerstand der Reihenschaltung 220Ohm und > LED wird doch nicht während RESET vom Pin abgehangen. Reihenschaltung hin oder her, ein Blick in das DB sorgt für Klarheit: http://media.digikey.com/pdf/Data%20Sheets/SMSC/LAN8720.pdf Dort dann Kapitel 4.10 Gruß
... schrieb: > Michael K. schrieb: >> Er dient der Chipconfig während >> der Reset Phase. > > Ob RESET-Phase oder nicht. Der Widerstand der Reihenschaltung 220Ohm und > LED wird doch nicht während RESET vom Pin abgehangen. Das stimmt so zwar, allerdings funktioniert es nur wenn der 10k Widerstand auch da ist.
Michael K. schrieb: > Dort dann Kapitel 4.10 Da steht dann: "To set nINTSEL WITHOUT LEDs, float the pi.........See Figure 4.8. Die Zeichnung in Figure 4.8 widerspricht aber der Aussage "ohne LEDs". Hat es mal jemand ohne den 10KOhm probiert?
René Z. schrieb: > Michael X. schrieb: >> Die Chokes in der Datenleitung kannst du dir schenken. > René Z. schrieb: >> Empfehlung Chef und die praktische Eigenschaft das Problem der Kreuzung >> des positiven und negativen Signals in den Leiterbahnen zu lösen Etwas deutlicher: Im Lan-Trafo ist die Choke bereits drin. Und wenn dir die Kreuzung schlechten Schlaf bereitet, dann sollten dir die Längenunterschiede zwischen den Diffpairs auch auffallen. Intel gibt 20mil als Constraint in intra-pair matching an.
Michael X. schrieb: > Etwas deutlicher: Im Lan-Trafo ist die Choke bereits drin. Hierfür ein klares jein: In allen mir bekannten MagJack Verbindern, sitzt der Choke aber auf der Kabelseite, hier hingegen (zusätzlich) auf der PHY Seite. Ich bin trotzdem der Meinung das L4 und L5 schlichtweg überflüssig sind. Ob sie obendrein die Funktion negtiv beeinflussen vermag ich nicht zu beurteilen. Insgesamt halt ich das für Voodoo aus dem Bereich einer gewissen Fa. W. Michael X. schrieb: > Und wenn dir > die Kreuzung schlechten Schlaf bereitet, dann sollten dir die > Längenunterschiede zwischen den Diffpairs auch auffallen. Intel gibt > 20mil als Constraint in intra-pair matching an. Jetzt kommen wir aber zu Kanonen und Spatzen :) Dann könnte man auch noch darauf hinweissen das die 4 * 49r9 so nah wie möglich an den PHY gehören, was aber durch L4 und L5 erfolgreich verhindert wird. Gruß Und überhaupt: Gehören die 4 * 49r9 eigentlich vor oder hinter die Chokes?
... schrieb: > Michael K. schrieb: >>> 3. Die GND/VCC-Flächen unterhalb des Quarzes und seinen Anschlüssen frei >>> stellen. >> Das hätte ich gerne mal begründet!? > > Damit Rückströme in der Massefläche nicht auf die Oszillatorbeschaltung > einkoppeln. Ich war bisher nur drauf "Keine Signale unter dem Oszillator wegen Interferenz" und dass hätte ich auch beachtet. Aber wenn ihr und explizit Cheffe das auch mit der Masse so möchte dann mache ich das ab sofort so... ... schrieb: > Datenblatt des verwendeten Quarzes an, insbesondere den Wert "Drive > Level". Der passt jetzt mit dem grösseren Quarz (Drive Level max des Quarzes > Drive Level des LAN) Michael K. schrieb: > Die Benennug der Net Label sollte aber angepasst > werden. Ist so bei uns üblich, wenn ein Pin über die Zeit verschiedene Funktionen hat, wird als Label diejenige Funktion angegeben die relevant ist. @10k-Pulldown: Omega G. schrieb: > Ja habe ich, funktioniert nicht. Michael K. schrieb: > Ich auch, auch ohne Funktion :) Also sag ich doch (indirekt). Also bleibt der drin. Michael K. schrieb: > Ich bin trotzdem der Meinung das L4 und L5 schlichtweg überflüssig sind. > Ob sie obendrein die Funktion negtiv beeinflussen vermag ich nicht zu > beurteilen. > Insgesamt halt ich das für Voodoo aus dem Bereich einer gewissen Fa. W. Und wenn dem (negative Beeinflussung) so ist, gibt Probleme für W. wegen Irreführung von Kunden. Michael K. schrieb: > Dann könnte man auch noch darauf hinweissen das die 4 * 49r9 so nah wie > möglich an den PHY gehören, was aber durch L4 und L5 erfolgreich > verhindert wird. Die Terminieren das ganze also müssten die einen (RX ganz nah an den PHY) und die anderen ganz nah an den Trafo...
René Z. schrieb: > Ich war bisher nur drauf "Keine Signale unter dem Oszillator wegen > Interferenz" und dass hätte ich auch beachtet. > Aber wenn ihr und explizit Cheffe das auch mit der Masse so möchte dann > mache ich das ab sofort so... Beitrag "HILFE Quarz schwingt auf GNG" =Ich bin schon ruhig...
... schrieb: > Hat es mal jemand ohne den 10KOhm probiert? Omega G. schrieb: > Ja habe ich, funktioniert nicht. Michael K. schrieb: > Ich auch, auch ohne Funktion :) Ok, ich geb mich geschlagen. Aber kann mir mal jemand erklären wieso das ohne 10K nicht funktioniert, weil der Widerstandswert der LED in Reihe mit 220Ohm ist doch schon geringer als 10K? René Z. schrieb: > ... schrieb: >> Datenblatt des verwendeten Quarzes an, insbesondere den Wert "Drive >> Level". > Der passt jetzt mit dem grösseren Quarz (Drive Level max des Quarzes > > Drive Level des LAN) Was bitte hat der Drive Level des Quarzes mit dem Drive Level des LAN zu tun??
... schrieb: > Ok, ich geb mich geschlagen. Aber kann mir mal jemand erklären wieso das > ohne 10K nicht funktioniert, weil der Widerstandswert der LED in Reihe > mit 220Ohm ist doch schon geringer als 10K? Vermutlich wird mit einer Spannung geprüft, die kleiner ist, als die Flussspannung der LED. Somit ist die LED - Widerstand Reihenschaltung hochohmiger als 10k.
Omega G. schrieb: > Vermutlich wird mit einer Spannung geprüft, die kleiner ist, als die > Flussspannung der LED Wahrscheinlich die 1,8V Corespannung...
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.