Testbench Counter Anfänger

[Jim_36 (Gast)]

Hallo,

ich habe mit Xilinx 11.1 einen Zähler in vhdl geschrieben. Die Datei und 
die Testbench habe ich angehängt. Immer wenn ich versuche die Datei zu 
simulieren, dann zeigt ISIM nur 'U' beim Takt an.

Habt ihr eine Idee was ich falsch gemacht habe?

[hiall (Gast)]

vielleicht wegen groß/kleinschreibung von clk

[Duke Scarring (Gast)]

hiall schrieb:
> vielleicht wegen groß/kleinschreibung von clk
Nein. Falsch geraten.

Jim_36 schrieb:
> Habt ihr eine Idee was ich falsch gemacht habe?
Dein Reset ist in der Testbench noch nicht definiert.
Versuch mal folgendes in der Testbench hinzuzufügen:

reset <= '1', '0' after 200 ns;

Welches Lehrbuch verwendest Du?

...
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
...
   if( clk'event and clk = '1' ) then
...

Das ist veraltet, fehleranfällig und schwerer lesbar.

Duke

[Jim_36 (Gast)]

Duke Scarring schrieb:
> reset <= '1', '0' after 200 ns;

Aha, okay jetzt funktioniert es. Heißt das, dass ich erst alle Eingänge 
mit einem Wert belegen muss, damit die Simulation funktioniert?


Duke Scarring schrieb:
> use IEEE.STD_LOGIC_ARITH.ALL;
> use IEEE.STD_LOGIC_UNSIGNED.ALL;
> ...
>    if( clk'event and clk = '1' ) then

Ich habe gar kein Buch verwendet. Aus em Internet zusammenkopiert... Ich 
habe jetzt

 if rising_edge(CLK) then

für den Takt verwendet. Was sollte ich noch daran ändern?

[Duke Scarring (Gast)]

Jim_36 schrieb:
> Was sollte ich noch daran ändern?
Beitrag "IEEE.STD_LOGIC_ARITH.ALL obsolete"

:-)

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jim_36 schrieb:
> dann zeigt ISIM nur 'U' beim Takt an.
Du simulierst nicht die Testbench, sondern dein Counter-Modul. Setz da 
mal vor Aufruf des Simulators den richtigen Top-Level. Da im 
Beitrag "Warum läuft die Simulation nicht?" war es das selbe Problem.