Steuerspannung MOSFET

[Richard J. (rick1)]

Hallo Leute,

ich habe eine Frage die mir schon seit Tagen Kopfzerbrechen bereitet. 
Trotz mehrfachen lesens meiner Scripte, wikipedia und co, sowie auch 
nachschlagen im Tietze Schenk verstehe ich das mit der Steuerspannung 
beim MOSFET nicht.

Folgendes Verständnisproblem habe ich:

Ich weiß, dass die Stuerspannung des MOSFET Ugs ist. Wenn ich also 
schauen will in welchem Bereich sich der Transistor befindet, muss ich 
zB um den einfachsten Fall den Sperrbereich zu prüfen, Ugs mit Uth 
abgleichen.
Das Ganze macht für mich aber nur so lange Sinn, wie der Source mit dem 
Bulkanschluss verbunden ist. In meiner logischen Vorstellung der 
Funktionsweise hingegen, ist für das entstehen eines leitfähigen 
Kanales, eigentlich die Gate-Bulk Spannung entscheidend und nicht die 
Gate Source Spannung.
Nun dachte ich, dass dies im Substrateffekt berücksichtigt wird, da 
dieser ja das Uth  in abhängigkeit von der Source Bulk Spannung 
verändert.

Bei einigen meiner Übungsaufgaben ist die Verbindung von Gate und Source 
nun nicht gegeben. Besonders stutzig gemacht hat mich dann eine Aufgabe 
zum Transmissiongate, bei welchem ja der der Bulkanschluss des PMOS auf 
VDD und der des NMOS auf Masse gelegt wird. Dem wird aber in der 
Musterlösung keine Beachtung geschenkt, es wird weiterhin von Ugs und 
den entsprechend bekannten Bereichsgleichungen ausgegangen, der 
Substrateffekt spielt auch keine Rolle.

Auch im Tietze Schenk wird nirgends erwähnt, was die anderen 
Bulkbelegungen, zB beim Transmissiongate für eine Auswirkung haben.
edit: Bei Wiki wo ja das Transmissiongate sehr gut beschrieben ist, wird 
bei der Verwendung der Bulkanschlüsse auch nur auf die Substratdiode 
hingewiesen.

Es wäre nett wenn mal jemand Licht in das Dunkel bringen würde.

Grüße Rick

[Axel S. (a-za-z0-9)]

Beitrag "Transfergate mit nur einem N-FET"

Beitrag "Funktionsweise Transmission-Gate"

[Richard J. (rick1)]

Danke für die Antwort.

Den unteren hat ich schon durchgelesen, bin am Ende aber kein bisschen 
schlauer gewesen, als ich es vorher war, da das Ende des Topics im 
Prinzip nur auf die Problemstellung verweiset die ich angesprochen habe.

Zum Transfergate habe ich bereits ne Aufgabe gerechnet und da machen die 
Formeln für mich auch Sinn schließlich ist das ja mit NMOS aufgebaut, wo 
mein Source und Gate als verbunden betrachtet wird, auch wenn Drain und 
Source wechselt.
edit: zumindest haben wir das so gelernt auch wenn ich schon oft von 
negativer Versorgungsspannung gelesen habe.

[MaWin (Gast)]

> Bei einigen meiner Übungsaufgaben ist die Verbindung von Gate und Source
> nun nicht gegeben. Besonders stutzig gemacht hat mich dann eine Aufgabe
> zum Transmissiongate

Wenn Bulk nicht verbunden ist, ist der MOSFET symmetrisch,
d.h. DRAIN und SOURCE sind nicht definiert und beliebig vertauschbar.

Nimm in deinen Aufgaben dann an, daß DRAIN der Anschluss mit der 
niedrigen Spannung ist (beim NMOSFET) und SOURCE der andere, oder nimm 
allgmein daß Ug zu dem Anschluss definiert ist, der negativer ist.

Kommst du dann klar ?

Der Bulk ist NICHT der Bezugspunkt für Ugs, er darf nur nicht positiver 
sein als irgendein Anschluss (beim NMOSFET), man könnte ihn aber auch an 
-9V legen, also 9v V negativer als jeder Anschluss (und der MOSFET würde 
trotzdem nicht leiten).

Hilft das weiter ?

[Richard J. (rick1)]

MaWin schrieb:
> Wenn Bulk nicht verbunden ist, ist der MOSFET symmetrisch,
> d.h. DRAIN und SOURCE sind nicht definiert und beliebig vertauschbar.
>
> Nimm in deinen Aufgaben dann an, daß DRAIN der Anschluss mit der
> niedrigen Spannung ist (beim NMOSFET) und SOURCE der andere, oder nimm
> allgmein daß Ug zu dem Anschluss definiert ist, der negativer ist.
>
> Kommst du dann klar ?
>

Das habe ich bereits berücksichtigt.

> Der Bulk ist NICHT der Bezugspunkt für Ugs, er darf nur nicht positiver
> sein als irgendein Anschluss (beim NMOSFET), man könnte ihn aber auch an
> -9V legen, also 9v V negativer als jeder Anschluss (und der MOSFET würde
> trotzdem nicht leiten).
>
> Hilft das weiter ?

Verstehe ich leider nicht ganz.

Nochmal ein Versuch das Problem zu verdeutlichen:

Laut den allgemeinen Formel für den MOSFET sind die Bereiche über Ugs 
definiert. So sperrt der Transistor wenn Ugs<Uth.
Eigentlich ist ja mein leitender Kanal nicht von Ugs sondern von Ugb 
abhängig, dh meinem Verständnis nach ist Ugs ja garnicht die 
entscheidende Steuergröße.
Also habe ich vermutet, dass der Substrateffekt welcher ja im Prinzip 
Uth in Abhängigkeit von meiner Bulkspannung angibt, hier den 
Zusammenhang herstellt.
Leider scheint dem ja nicht so zu sein, da dem, zB beim Transmissiongate 
(PMOS auf Vcc) keine Beachtung geschenkt wird.

Im Prinzip bin ich auch mit allen Kennlinien und Bereichen vertraut, mit 
der Sättigung usw ist mir auch alles klar. Es ist mir halt nur nicht 
logisch warum ich meinen Sperrbereich über
Ugs<Uth definiere. Schließlich kann ich ja je nachdem was ich an mein 
Bulk anlege den Transistor aufschalten, ohne das meine Ugs>Uth Bedingung 
erfüllt (unter Annahme, das Substrateffekt nicht beachtet, also Uth 
konstant bleibt).