Kritik oder Anregungen erwünscht

[Michael B. (mbauswhv)]

Hallo zusammen

whrend meiner BA habe ich mitlerweil viele Platinen entwickelt und denke 
das ich da schon etwas übund darin habe.

Diese Platine ist die Schnittstelle zwischen einem Raspberry und 
RGB-LED-Matrix . Die Ansteuerung läuft über einen FPGA . Auf der linken 
Seite ist der Bus, in der mite der FPGA und über die RJ45 Buchsen werden 
die daten an die Matrix weiter gegeben .

Ich bin für Anregungen und Kritik offen

Mfg Ich

[tschoeatsch (Gast)]

Hi,
die Rj45 Buchsen kann man nahtlos aneinanderreihen und die 
Befestigungspins von benachbarten Buchsen in ein Loch verlöten?
Gruß von tschoeatsch

[Georg (Gast)]

tschoeatsch schrieb:
> die Rj45 Buchsen kann man nahtlos aneinanderreihen

sicher nicht

tschoeatsch schrieb:
> die
> Befestigungspins von benachbarten Buchsen in ein Loch verlöten

das vielleicht, bzw sicher wenn das Loch nur gross genug ist. Wird aber 
wahrscheinlich Murks, weil die Buchsen nicht mehr sauber positioniert 
sind (das sind normalerweise snap in Anschlüsse) und man das bei dem 
geringen Abstand auch deutlich sieht.

Georg

[Sni T. (sniti)]

Georg schrieb:
> (das sind normalerweise snap in Anschlüsse)

Nicht unbedingt, z.B.:

http://de.farnell.com/productimages/farnell/standard/1162481-40.jpg

> Wird aber wahrscheinlich Murks,

Das schon eher, vor allem wegen den "EMV-Kontakten" an den Seiten.
Aber es gibt ja genügend entsprechende Arrays, die sich dafür verwenden 
lassen.

Ansonsten @ TE:
-Was spricht dagegen, die Buchsen an/ (je nach Gehäuse über) den Rand 
der Platine zu setzen?
-GND/ Spannungsversorgung darf ruhig dicker gemacht werden (evtl auch 
eine Fläche), auch wenn vielleicht nicht unbedingt notwendig.
-Eckige Vias finde ich persönlich nicht so hübsch, aber Geschmackssache
-Liegende Elkos wirken auf mich etwas antik, aber auch Geschmackssache 
;-)

[Easylife (Gast)]

Als allererstes fallen mir -zig Vias auf, die Kurzschlüsse mit 
Leiterbahnen haben.

Ausserdem stimmen die Leiterbahnabstände oft nicht.

Beschäftige dich mal mit dem Thema DRC (design rule check) bei Eagle.
Und arbeite auf einem Grid.

[Sni T. (sniti)]

Easylife schrieb:
> Als allererstes fallen mir -zig Vias auf, die Kurzschlüsse mit
> Leiterbahnen haben.

Ich würde das jetzt auf das Rendern durch EAGLE schieben, sprich beim 
reinzoomen sollten die weg gehen. Falls das tatsächlich Schlüsse sein 
sollten, wären das natürlich grobe Fehler und

Easylife schrieb:
> DRC

sollte immer gemacht werden.

[Falk B. (falk)]

@ Michael Berger (mbauswhv)

>Diese Platine ist die Schnittstelle zwischen einem Raspberry und
>RGB-LED-Matrix . Die Ansteuerung läuft über einen FPGA .

Hmmm.

>Ich bin für Anregungen und Kritik offen

Dein Layout ist zu klein, mehr Auflösung, siehe Bildformate.
Dein Schaltplan ebenso.

Die Schalung ist ja nun nicht sonderlich aufregend, nur Steckverbinder 
und bissel passives Gemüse.

[Michael B. (mbauswhv)]

Danke an alle ...

zu den RJ45 Buchsen .

ich habe diese Buchsen verwendet :
http://www.reichelt.de/MEBP-8-8G/3/index.html?&ACTION=3&LA=446&ARTICLE=24975&artnr=MEBP+8-8G&SEARCH=MEBP+8-8


Georg schrieb:

> das vielleicht, bzw sicher wenn das Loch nur gross genug ist. Wird aber
> wahrscheinlich Murks, weil die Buchsen nicht mehr sauber positioniert
> sind (das sind normalerweise snap in Anschlüsse) und man das bei dem
> geringen Abstand auch deutlich sieht.

Die Buchsen  kann man noch optimal positionieren. Ich habe die 6 Buchsen 
schön nebeneinander hinbekommen .



DRC habe ich durchgeführt . ich habe überall mindestens einen Abstand 
von 8 mil. Kurzschlüsse habe ich natürlich nicht drin.


> Ansonsten @ TE:
> -Was spricht dagegen, die Buchsen an/ (je nach Gehäuse über) den Rand
> der Platine zu setzen?
> -GND/ Spannungsversorgung darf ruhig dicker gemacht werden (evtl auch
> eine Fläche), auch wenn vielleicht nicht unbedingt notwendig.
> -Eckige Vias finde ich persönlich nicht so hübsch, aber Geschmackssache
> -Liegende Elkos wirken auf mich etwas antik, aber auch Geschmackssache
> ;-)


Die Buchsen sind direkt am Rand  , ich habe in  den libarys nicht das 
richtige Bauteil gefunden, und habe  eins genommen was fast passt und 
habe dann ausgemssen wie weit das vom Rand weg sein muss. Ich habe mich 
noch nicht damit beschäftigt Bauteile selber zu erstellen.

Ich habe auf der Oberfläche +5V Polygon und auf der Unterseite GND, habe 
ich auf dem Bild nicht dreauf damit man was erkennen kann .

Ich habe die eckigen Vias weil ich die persönlich besser finde zum Löten 
.


> Easylife schrieb:

>
> Ich würde das jetzt auf das Rendern durch EAGLE schieben, sprich beim
> reinzoomen sollten die weg gehen. Falls das tatsächlich Schlüsse sein
> sollten, wären das natürlich grobe Fehler und
>

Ja beim reinzoomen sind es saubere Kanten .



Mit den Bildformaten hier gucke ich mir mal an.

[Easylife (Gast)]

Michael Berger schrieb:
> DRC habe ich durchgeführt . ich habe überall mindestens einen Abstand
> von 8 mil. Kurzschlüsse habe ich natürlich nicht drin.

Nimm mich doch nicht auf den Arm.
Man sieht ganz deutlich, dass die Via Pads in den Leiterbahnen liegen.
Ausserdem sollten die Abstände von Leiterbahn zu Leiterbahn je nach PCB 
Hersteller in der Regel 0.15mm bzw. besser 0.2mm nicht unterschreiten.
<=0.1mm gibt's zwar auch, das ist aber teuer.

[Easylife (Gast)]

Und dieser Abstand gilt auch für Viapad zu Leiterbahn.
Anbei noch ein Beispielausschnitt deines PCBs, bei dem mit ziemlicher 
Sicherheit sämtliche im Ausschnitt sichtbaren Leiterbahnen miteinander 
verbunden sein werden.

[Michael B. (mbauswhv)]

Das muss ein fehler in der Darstellung sein.
ich habe mal im schaltplan reingezoomt .

Ich habe im DRC einen Abstand von 8 mil Eingestellt

[Falk B. (falk)]

@Michael Berger (mbauswhv)

>Ich habe im DRC einen Abstand von 8 mil Eingestellt

Schön, aber da lernst du nix. Bei DER einfachen Platine kann man locker 
auf 12 mil oder sagar mehr Abstand gehen, das kann man dann auch sehr 
leicht selber ätzen.

So einfach wie möglich, so komplex wie nötig.

Wenn du bei DER Platine schon 8mil Abstände brauchst, wirst du bei echt 
kompakten Platinen gnadenlos scheitern.

[dfgh (Gast)]

Anregung: Als Übung könntest du die Platine auf die halbe Größe bringen, 
sollte locker machbar sein...

[Easylife (Gast)]

Wie breit sind denn deine Leiterbahnen?
Ich schätze mal 8-10mil
Dann ist doch der Abstand zwischen den Via Pads und den Leiterbahnen 
definitiv geringer als 8mil...

[Michael B. (mbauswhv)]

Falk Brunner schrieb:
> @Michael Berger (mbauswhv)
>
>>Ich habe im DRC einen Abstand von 8 mil Eingestellt
>
> Schön, aber da lernst du nix. Bei DER einfachen Platine kann man locker
> auf 12 mil oder sagar mehr Abstand gehen, das kann man dann auch sehr
> leicht selber ätzen.


Wie meinst du das das ich dabei nix lerne . Kannst du das bitte erklären 
.
Ich bin gerne bereit zu lernen .
Die Pltine habe ich selber geätzt . Das ging auch recht gut .

>
> So einfach wie möglich, so komplex wie nötig.
>
> Wenn du bei DER Platine schon 8mil Abstände brauchst, wirst du bei echt
> kompakten Platinen gnadenlos scheitern.

Die 8 mil sind ein kompromiss aus optik und der größe der vias.
Ich hbae die Vias in der größe gewählt damit man sie noch gut selber 
löten kann. Darunter leiden natürlich die Abstände. Hätte ich die 
Abstände auf 12 mil gesetzt hätte ich auf der rechten seite beim Bus die 
Leiterbahnen anders verlegen müssen und das hätte sicher nicht so schön 
ausgesehen .

Wie wichtig ist euch die optik eurer Platinen .


dfgh schrieb:
> Anregung: Als Übung könntest du die Platine auf die halbe Größe
> bringen,
> sollte locker machbar sein...

Stimmt das wäre sicher möglich die Plaine auf die halbe größe zu 
bekommen .
Im moment ist sie 200mm*130 mm   noch etwas zu groß .

[Michael B. (mbauswhv)]

Easylife schrieb:
> Wie breit sind denn deine Leiterbahnen?
> Ich schätze mal 8-10mil
> Dann ist doch der Abstand zwischen den Via Pads und den Leiterbahnen
> definitiv geringer als 8mil...



Die Leiterbahnen sin 24 mil bzw zwischen den Pinheads 16 mil

[Falk B. (falk)]

@Michael Berger (mbauswhv)

>Wie meinst du das das ich dabei nix lerne . Kannst du das bitte erklären

Ich meine, dass man so eine einfache Platine mit einfachen Mitteln und 
eher groben Strukturen problemos hinbekommt und das auch eine gute 
Anfängerübung ist. Der "Trick" ist schlicht, die Bündel von Bahnen 
richtig zu verlegen. Das Versetzen der VIAs ist schon mal richtig. Ich 
bevorzuge runde oder achteckige VIAs, die erlauben eine etwas höher 
Packungsdichte als viereckige.

>Die 8 mil sind ein kompromiss aus optik und der größe der vias.

Glaub ich nicht.

>Ich hbae die Vias in der größe gewählt damit man sie noch gut selber
>löten kann. Darunter leiden natürlich die Abstände. Hätte ich die
>Abstände auf 12 mil gesetzt hätte ich auf der rechten seite beim Bus die
>Leiterbahnen anders verlegen müssen und das hätte sicher nicht so schön
>ausgesehen .

Aber sicher. Die 24 mil Leiterbahnbreite ist eher zu hoch, 12mil (aka 
0,3mm) reichen für normale Signale locker, da kann man immerhin 2A 
drüber schicken, siehe Leiterbahnbreite.

>Wie wichtig ist euch die optik eurer Platinen .

Beitrag "Darf eure Platine auch schön sein ?"

>Im moment ist sie 200mm*130 mm   noch etwas zu groß .

RIESIG! Man muss ja nicht gleich alles mit Chip Scale Packages 
zukleistern, aber so ein Ödland ist schon echt traurig. Mach doch 
einfach mal eine Standard Europlatine 100x160.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Michael Berger schrieb:
> whrend meiner BA habe ich mitlerweil viele Platinen entwickelt und denke
> das ich da schon etwas übund darin habe.
Wenn du die Vias eckig machst, weil du die Platine selber 
durchkontaktieren willst, warum baust du dir dann mit den 0,2mm 
Mindestabstand gleich wieder zig potentielle Ätzfehler ein?

> Im moment ist sie 200mm*130 mm   noch etwas zu groß .
Aber dafür ist sie fast leer...

> whrend meiner BA habe ich mitlerweil viele Platinen entwickelt und denke
> das ich da schon etwas übund darin habe.
Du darfst noch weiter Üben. Bei mir käme die Platine nicht durch, denn 
ich kann auf dieser Leiterplatte kein Masse- oder Versorgungskonzept 
sehen.

> der FPGA
Das Array, das Feldprogrammierbare Gatearray.