ATMEGA2560 adc im differential mode

[Ralf (Gast)]

Hallo,

ich möchte den Analogwandler des ATmega2560, im differential Mode, 
nutzen. Leider verstehe aber an einigen Stellen das Datenblatt nicht.

2,7V – Vcc Differential ADC Voltage Range (Features)

Wie interpretiere ich den genannten Messbereich richtig? Ich möchte zum 
Beispiel Vcc als Referenzspannug hernehmen und den negativen Eingang auf 
+2,5V klemmen. Der positive Eingang kann, bezogen auf GND, zwischen 0V 
und 5V schwanken. Das würde ja differenziell betrachtet -2,5 V bzw. 2,5 
V entsprechen. Aber wieso kann ich nur 2,7 V bis VCC messen?

The 16 channels are split in two sections of 8 channels where in each section seven differential analog input channels share a common negative terminal (ADC1/ADC9), while any other ADC input in that section can be selected as the positive input. (Seite 268)

Wie bekomme ich diese Aussage jetzt in die Tabelle zu den 
Multiplexer-Bits übertragen (siehe Anhang)? Die Tabelle verstehe ich so, 
dass nahezu jeder Eingang miteinander verknüpfbar ist.

The result from the extended conversions will be valid. See “Prescaling and Conversion Timing” on page 271 for timing details. (Seite 273)

Was genau is diese extended conversion? Enspricht das der First 
conversion und dauert entsprechend 25 cycles? Wenn das so ist, dauert 
die Messung dann nur länger, oder werden hier auch zwei Messungen 
durchgeführt, von denen die erste zu verwerfen ist?

Vielen Dank

[Karl H. (kbuchegg)]

LIes ein bisschen mehr als nur die Summary am Kapitel-Anfang und die 
Einleitung. Dann wird vieles klarer.

> Wie bekomme ich diese Aussage jetzt in die Tabelle zu den
> Multiplexer-Bits übertragen (siehe Anhang)? Die Tabelle verstehe ich so,
> dass nahezu jeder Eingang miteinander verknüpfbar ist.

Prosa ist Schall und Rauch.
Was zählt ist die im Abschnitt "Register Summary" angegebene Bit Tabelle 
für die Multiplexer Bits. Dort sind alle Kombinationen aufgeführt, die 
möglich sind.

[Karl H. (kbuchegg)]

> Enspricht das der First conversion und dauert entsprechend 25 cycles?

Auch wenn Atmel diesen Begriff nicht näher definiert, würde ich deine 
Frage mit 'Ja' beantworten.

und zwar deshalb:
> By disabling and then re-enabling the ADC between each conversion
> (writing ADEN in ADCSRA to “0” then to “1”), only extended conversions
> are performed.

[Jörg W. (dl8dtl) (Moderator)]

Karl H. schrieb:
> Auch wenn Atmel diesen Begriff nicht näher definiert

Analog to Digital Converter

      If enabled, the ADC will be enabled in all sleep modes. To save power, the ADC should
      be disabled before entering any sleep mode. When the ADC is turned off and on again,
      the next conversion will be an extended conversion. [...]

Finde ich „definiert“ genug.

[Karl H. (kbuchegg)]

Jörg W. schrieb:
> Karl H. schrieb:
>> Auch wenn Atmel diesen Begriff nicht näher definiert
>
>

> Analog to Digital Converter
> 
>       If enabled, the ADC will be enabled in all sleep modes. To save 
> power, the ADC should
>       be disabled before entering any sleep mode. When the ADC is turned 
> off and on again,
>       the next conversion will be an extended conversion. [...]
>

>
> Finde ich „definiert“ genug.

Kann man so oder so sehen.
Ich hätte das so gelesen, dass nach einem Aus-Ein ein extended 
conversion gemacht wird.
Das erklärt ja immer noch nicht, was das Wesen einer extended conversion 
ist, wodurch sich die von einer 'normal conversion' unterscheidet.

Mit 'extended' ist wohl die Anzahl der Taktzyklen gemeint, auch wenn das 
in dieser Form nirgends steht.

[Jörg W. (dl8dtl) (Moderator)]

Karl H. schrieb:
> Mit 'extended' ist wohl die Anzahl der Taktzyklen gemeint, auch wenn das
> in dieser Form nirgends steht.

OK, „ja“ als Zustimmung zu beiden Aussagen. ;)