Welche FPGA-Entwicklungsumgebungen bieten denn die Möglichkeit, ein Design als Schaltplan zu zeichnen? In ISE war das ja möglich, aber gibt es auch noch andere?
Moin Carl, Vielleicht ist Active HDL was für dich. https://www.aldec.com/en/products/fpga_simulation/active-hdl Gruß
Carl schrieb: > Welche FPGA-Entwicklungsumgebungen bieten denn die Möglichkeit, ein > Design als Schaltplan zu zeichnen? Bei Lattice Diamond und Altera/Intel Quartus gibt es auch einen Schematic-Editor. Bei Xilinx Vivado habe ich auf die schnelle keinen gefunden. Dafür gibt es dort sogennante Block-Designs. Aber glaub mir, mit Schematicenty will man wirklich nur allereinfachste Sachen machen. Damit lockt man Entwickler, die das vom Simulations- oder Layoutprogramm her kennen. Sobald es nur etwas komplexer wird, ist man mit VHDL oder Verilog effektiver, auch wenn die Einarbeitung nicht einfach ist. Duke
>Vielleicht ist Active HDL was für dich. Hallo Lars, Du meinst sicherlich den Link hier: https://www.aldec.com/en/solutions/fpga_design/graphical_text_design_entry Das wäre ein wahrscheinlich gutes, teueres Tool zum kaufen. Ich überlege, ob es vielleicht einfach wäre, KiCAD Schalpläne in VHDL umzuwandeln. Es gibt zumindest ein rudimentäres Beispiel für Verilog: https://github.com/virtualagc/agc_simulation
Falls du Student bist, gibt es von Active HDL offebar auch eine kostenlose Studentenversion.
>Falls du Student bist, gibt es von Active HDL offebar auch eine >kostenlose Studentenversion. Im Moment schaue ich mich noch um, was es so gibt. Hier der Versuch, einen graphischen Verilog Editor in Java-Script zu bauen: https://github.com/FPGAwars/icestudio Graphisch macht das zumindest was her.
Beitrag "FPGAs grafisch programmieren - eine Analyse" Beitrag "Grafische Programmiersoftware?" Beitrag "Verbindung mit Component von Grafikentwurf zum VHDL" aber ehrlich, kein Entwickler nutzt das. Sobald man etwas kompliziertes tun will steht einem die Grafikeingabe im Weg. Viele Dinge lassen sich auch 2-dimensional nicht abbilden. Der Aufwand für die Malerei kriegt man auch nicht wieder. Lieber ein etwas detaillierteres Blockdiagramm. Kostet kaum mehr Zeit bringt aber für die Übersicht wesentlich mehr.
Auch noch ein lesenswerter Link zum Beitrag "kruder Fehler bei FPGA-Programmierung (ISE WEBpack-Schematic)"
Berndt schrieb: > aber ehrlich, kein Entwickler nutzt das. Sobald man etwas kompliziertes > tun will steht einem die Grafikeingabe im Weg. Viele Dinge lassen sich > auch 2-dimensional nicht abbilden. Der Aufwand für die Malerei kriegt > man auch nicht wieder. Lieber ein etwas detaillierteres Blockdiagramm. > Kostet kaum mehr Zeit bringt aber für die Übersicht wesentlich mehr. Dazu kommt noch, dass man das Schaltbild nicht vernuenftig versionieren kann. Fuer mich persoenlich das absolute Killerargument. Oft kommt das Argument, dass man zumindest das Toplevel grafisch machen sollte. Halte ich auch fuer nicht praktikabel. Wenn man ein Schaltbild vom Toplevel moechte muss man nur die richtigen Tools verwenden, z.B. Sigasi.
Tobias B. schrieb: > Dazu kommt noch, dass man das Schaltbild nicht vernuenftig versionieren > kann. Fuer mich persoenlich das absolute Killerargument. Genau das, insbesondere dass man die Unterschiede zwischen Versionen nicht anzeigen kann. Tobias B. schrieb: > Oft kommt das Argument, dass man zumindest das Toplevel grafisch machen > sollte. Einer meiner Vorgänger hat das bis zu drei Ebenen tief gemacht. Wenn ich so ein Design anfassen muss konvertiere ich das erst nach VHDL. Quartus produziert dabei Code der relativ wenig nachbearbeitet werden muss.
Carl schrieb: > In ISE war das ja möglich, aber gibt es auch noch andere? https://www.quicklogic.com/products/fpga/fpga-development-tools/ Gruss Holger.
Blechbieger schrieb: > Einer meiner Vorgänger hat das bis zu drei Ebenen tief gemacht. Wenn ich > so ein Design anfassen muss konvertiere ich das erst nach VHDL. Quartus > produziert dabei Code der relativ wenig nachbearbeitet werden muss. Mir wollte mal jemand erklaeren, es sei "Industrie Standard" das Toplevel via Schematic zu erstellen. Immer wieder herrlich wie Dinge zum Standard erklaert werden, damit sein eigenes Weltbild nicht zusammen bricht. ;-)
Tobias B. schrieb: > Mir wollte mal jemand erklaeren, es sei "Industrie Standard"... "Industriestandard" ist ja allgemein die Abkürzung für "ja, war ein grober Fehler, ist aber schon zu oft im Feld, als dass wir noch was dran ändern könnten". Insofern passt das doch gut.
Mittlerweile habe ich ein wenig mit dem ISE-Grahpiktool experimentiert. Es funktioniert einigermaßen gut, auch wenn der Editor manchmal die Anschllüsse nicht gleich findet. Soweit ich weiß, gibt es bei Quartus auch eines, was gut funktioniert, das von Lattice ist aber unbrauchbar.
Von National Instruments gibt es auch ein FPGA Modul für LabVIEW. Damit kann man in LabVIEW einen FPGA grafisch programmieren. http://www.ni.com/de-at/shop/electronic-test-instrumentation/add-ons-for-electronic-test-and-instrumentation/what-is-labview-fpga-module.html Habe ich aber noch nicht ausprobiert. Liegt auch daran, dass es soweit ich weiß für LabVIEW keine freie Lizenz gibt und ich nicht mehr bei dieser Firma arbeite, wo wir LabVIEW verwendet haben. Gut, war hauptsächlich für externe Kunden. Intern haben wir einfach nur Measurement Studio in verbindung mit C# für den Test (Funktionstest/Burn-In etc.) von elektronischen Baugruppen verwendet.
Johannes K. schrieb: > Damit kann man in LabVIEW einen FPGA grafisch programmieren. Ja. Aber dafür brauchst Du nicht nur die LabView-Lizenz, sondern auch noch die FPGA-Hardware von NI... Duke
Duke Scarring schrieb: > Johannes K. schrieb: >> Damit kann man in LabVIEW einen FPGA grafisch programmieren. > Ja. Aber dafür brauchst Du nicht nur die LabView-Lizenz, sondern auch > noch die FPGA-Hardware von NI... > > Duke Nicht nur das, gerade mit meinem NI Account nachgeschaut LabVIEW FPGA Module: Stolze 3000€ für eine Lizenz. Boah! Und die Hardware...auch ein Schnäppchen PXI-FPGA-Modul Hardware ab 5000€ bis über 10000€. Dafür mit Virtex bis Kintex. Tja, war vielleicht keine gute Idee hier LabVIEW zu erwähnen. Für den Hobbyentwickler einfach nicht leistbar. :)
Tobias B. schrieb: > Dazu kommt noch, dass man das Schaltbild nicht vernuenftig versionieren > kann. Fuer mich persoenlich das absolute Killerargument. Oder hol' das Design nach 10 Jahren noch mal raus, und versuch' es, zum Laufen zu bringen. Wenn die generierte HDL nicht auch mit ins Repo eingecheckt wurde, geht der Spass los. Schematic-Entry ist typischerweise, wie auch LabVIEW-Ansätze, eine "write-only"-Sache, die bei der Wartung oder Fehlersuche echt Kopfschmerzen macht. Höchstens könnte man noch kactus2 erwähnen, welches immerhin IP-XACT verwendet. Aber mit der Tool-Unterstützung sieht's dann mau aus, mir fällt nur Vivado in der "Holzklasse" ein.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.