Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
EmbDev.net eye scan (eye diagram) kamal 1
EmbDev.net Green/Red detector and button controlled car (BASYS3/VHDL) kilimci 1
Function VHDL Didididum 5
MII mit FPGA ohne Overhead Markus 9
CycloneV FIFO Überlauf Sebastian 11
Compiling Error bei Testbenchen Kon W. 4
EmbDev.net VHDL - RTL design references George R. 2
EmbDev.net how to do testbench nadirah 5
FT2232H Sync FIFO Gustl B. 51
EmbDev.net VGA 640x480 project Adrian H. 9
Constraint file, High und Low Pegel festlegen constraints 14
Boolsche Algebra kleine Aufgabe Raupe nimmersatt 7
Freier + kleiner Softcore gesucht. M. Н. 34
VHDL Generate & Testbenches VHDL_Neuling 4
ieee_proposed library ISE_Designer 2
Beginner FPGA Board ALINX AX309 Thomas W. 12
VHDL-SPI implementierung VHDL-Frage 26
Viviado braucht ewig zum synthetisieren Vivado 15
EmbDev.net Neural Network on Xilinx Virtex 5 Electronics_hobbyist E. 9
EmbDev.net 4 bit ALU variable name question Andrew M. 1
locked EmbDev.net VHDL (GHDL): can't have multiple entities in file? Edmund 15
SystemVerilog '(| a[x:0)' - was macht das '|'? Markus F. 7
Cortex M1 aus ARMs DesignStartFPGA Mampf F. 7
Minimales Ethernetpaket Klaus 14
Zybo-Z7-10 ausreichend? ZYNQ Rusty 3
EmbDev.net Servomotor. PWM and VHDL Soko Loko 12
EmbDev.net Manual Clock Aldemaro G. 0
Worst Negative Slack Vivado Gustl B. 22
Vivado 2018.3 xpm_cdc Gustl B. 2
Interface auf mehrere Banken vom FPGA verteilt routen?! Yafes61 8
Quartus 18.0 Student 4
Xilinx Built-in FIFO Gustl B. 17
Laser-FPGA-Entfernungsmesser-Bastelarbeit - Blödsinn? Friedemann F. 41
EmbDev.net Comments on: Beitrag "Re: Erfahrung mit SPI Slave und Spartan 6 FPGA?" SparkyT 6
Implementierungsfrage VHDL Mampf F. 69
datasheet xilinx spartan-7 arty-s7 7
Altera PLL-Reconfig Core Mampf F. 5
Digilent-Kennung mittels Vivado verwenden Andreas S. 2
Vivado/SoC-Anfängerfrage: Wann Block-Design-Modul, wann normale Instanziierung? Emil G. 1
Ressourcenverbrauch modulweise Martin O. 4
Hilfe zu Implementierung von I2S Interface in VHDL Waldi3141 27
multi-cycle aber nicht für einen path sondern ein signal angeben Gustl B. 10
2 Dimensionales Feld von Konstanten werten mittels verilog verilog_2dim 3
LED-Blink VHDL hans 8
EmbDev.net Vhdl time window Luca M. 15
fifo mit eigenen takt clocksyn 4
Clock Constraints in cilinx vivado vivado_clk 6
Unterschied Beschreibung cpld und fpga Hopp Hobby 30
VHDL: Array mit verschiedenen Datentypen Alexander 3
1.8V Oszillator an 1.35V Pin tripley 9
Xilinx ODDR für interne Logic verwenden Felix 9