Place and Route partially locked IO bus

[MW (Gast)]

Hallo,

ich versuche gerade, das Beispiel zum Generieren einer eigenen IP für 
den Microblaze nachzuvollziehen.

http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/edk_ctt.pdf

(Anleitung zum EDK 11, da ich ein Spartan3e Starter Board benutze und 
dort ein Spartan3a Board verwendet wird, die neueren Anleitungen 
verwenden den AXI-Bus.)

Kurzbeschreibung:
Es gibt eine PWM-HW-IP mit 8 Ausgängen für die LEDs, im ucf so 
angegeben:

Net pwm_lights_0_LEDs_pin<0> LOC=F9  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<1> LOC=E9  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<2> LOC=D11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<3> LOC=C11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<4> LOC=F11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<5> LOC=E11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<6> LOC=E12  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<7> LOC=F12  |  IOSTANDARD = LVCMOS33;

Die Synthese erstellt dann ein ncf-file, darin steht u.a.

Net pwm_lights_0_LEDs_pin<0> LOC=F9  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<1> LOC=E9  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<2> LOC=D11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<3> LOC=C11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<4> LOC=F11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<5> LOC=E11  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<6> LOC=E12  |  IOSTANDARD = LVCMOS33;
Net pwm_lights_0_LEDs_pin<7> LOC=F12  |  IOSTANDARD = LVCMOS33;

Nach Translate+Map wird ein pcf-file erstellt, darin steht plötzlich nur 
noch

COMP "pwm_lights_0_LEDs_pin<0>" LOCATE = SITE "F12" LEVEL 1;

, d.h. die Pins 1 bis 7 sind weg.

Das PAR gibt dann schließlich die Fehlermeldung

Phase 2.7  Design Feasibility Check
WARNING:Place:837 - Partially locked IO Bus is found. 
    Following components of the bus are not locked: 
      Comp: pwm_lights_0_LEDs_pin<1>
      Comp: pwm_lights_0_LEDs_pin<2>
      Comp: pwm_lights_0_LEDs_pin<3>
      Comp: pwm_lights_0_LEDs_pin<4>
      Comp: pwm_lights_0_LEDs_pin<5>
      Comp: pwm_lights_0_LEDs_pin<6>
      Comp: pwm_lights_0_LEDs_pin<7>

WARNING:Place:838 - An IO Bus with more than one IO standard is found.
   Components associated with this bus are as follows: 
      Comp: pwm_lights_0_LEDs_pin<7>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<6>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<5>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<4>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<3>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<2>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<1>   IOSTANDARD = LVCMOS25
      Comp: pwm_lights_0_LEDs_pin<0>   IOSTANDARD = LVCMOS33


INFO:Place:834 - Only a subset of IOs are locked. Out of 51 IOs, 44 are locked and 7 are not locked.  The following is
   the list of components that are not locked.
   pwm_lights_0_LEDs_pin<1>    NOT LOCKED 
   pwm_lights_0_LEDs_pin<2>    NOT LOCKED 
   pwm_lights_0_LEDs_pin<3>    NOT LOCKED 
   pwm_lights_0_LEDs_pin<4>    NOT LOCKED 
   pwm_lights_0_LEDs_pin<5>    NOT LOCKED 
   pwm_lights_0_LEDs_pin<6>    NOT LOCKED 
   pwm_lights_0_LEDs_pin<7>    NOT LOCKED 
   Rest of the IOs are LOCKED 
ERROR:Place:207 - Due to SelectIO banking constraints, the IOBs in your design cannot be automatically placed.

Also ein Fehler, weil es die Pins 1 bis 7 der PWM nicht kennt und dort 
einen anderen IO-Standard nimmt.

Waum bleiben die auf der Strecke bzw. was muss ich tun, damit die aus 
der ucf korrekt weiterverarbeitet werden? Die Synthese erkennt es ja 
offenbar korrekt, erst danach läuft irgendwas schief.

Markus

[Duke Scarring (Gast)]

Müssen die Pinlocations nicht ins mhs-File zu Deiner IP?

Duke

[MW (Gast)]

Hallo Duke,

danke für deine Antwort.

Im mhs finde ich

PORT pwm_lights_0_LEDs_pin = pwm_lights_0_LEDs, DIR = O, VEC = [0:7]
.
.
.
PORT fpga_0_Buttons_4Bit_GPIO_IO_I_pin = fpga_0_Buttons_4Bit_GPIO_IO_I_pin, DIR = I, VEC = [0:3]
.
.
.
BEGIN pwm_lights
 PARAMETER INSTANCE = pwm_lights_0
 PARAMETER HW_VER = 1.00.a
 PARAMETER C_BASEADDR = 0xc4600000
 PARAMETER C_HIGHADDR = 0xc460ffff
 BUS_INTERFACE SPLB = mb_plb
 PORT LEDs = pwm_lights_0_LEDs
END
.
.
.
BEGIN xps_gpio
 PARAMETER INSTANCE = Buttons_4Bit
 PARAMETER C_ALL_INPUTS = 1
 PARAMETER C_GPIO_WIDTH = 4
 PARAMETER C_INTERRUPT_PRESENT = 0
 PARAMETER C_IS_DUAL = 0
 PARAMETER HW_VER = 2.00.a
 PARAMETER C_BASEADDR = 0x81420000
 PARAMETER C_HIGHADDR = 0x8142ffff
 BUS_INTERFACE SPLB = mb_plb
 PORT GPIO_IO_I = fpga_0_Buttons_4Bit_GPIO_IO_I_pin
END

Die Buttons habe ich zum Vergleich mit hier reingenommen, die werden 
auch bis zum PAR korrekt mitgenommen.
Meiner Meinung nach sieht das an dieser Stelle richtig aus oder?

[MW (Gast)]

Leider geht es immer noch nicht. Nehme ich nur den Pin 0 (F9) ins Design 
läuft PAR durch, sobald ich Pin 1 (E9) dazunehme nicht mehr, wegen 
obigen Fehlers.

An falscher Spannung für die Bank mit E9 kann es nicht liegen, da es mit 
dem Standard-LED-Modul für den Microblaze an denselben Pins funktioniert 
und ich dieses nur ersetzt habe. Außerdem hängen F9 und E9 an derselben 
Bank. Doppelt belegt ist es auch nicht, da wie schon gesagt das 
Standardmodul nur ersetzt wurde (wie auch im Xilinx-Beispiel empfohlen).

Hat jemand das Beispiel vielleicht schonmal durchexerziert und erinnert 
sich, ob es funktioniert hat?

Nutze ISE 13.2 und das Spartan3E Starter Board.

[Duke Scarring (Gast)]

Kannst Du evtl. mal die reports (als Anhang) hier reinstellen?

Duke

[MW (Gast)]

Hallo,

ich habe die reports angehangen. Es wird ziemlich viel über den SDRAM 
gemeckert, aber das wird es auch wenn es ohne die LEDs bzw. mit dem 
Standard-LED-Modul ohne sonstige Fehler durchläuft.

[Duke Scarring (Gast)]

Hmm. Bug or Feature.
Die fehlen definitiv in der .pcf-Datei:

        Number of LOCed External Output IOBs     24 out of 31     77%

Kannst Du P&R testweise mal mit einer modifizieren .pcf-Datei laufen 
lassen?
Die Aufrufparameter stehen im Logfile ganz oben.

Wenn Du mir die .mhs-Datei (oder braucht man da noch mehr?) zu Verfügung 
stellst, kann ich das Ganze mit der 13.3 mal probieren.

Duke

[MW (Gast)]

Hallo Duke,

danke für deine Mühe.

Man braucht noch einige andere Dateien als nur die mhs-Datei, um das 
ganze zu implementieren. Da das Gebiet Microblaze recht neu für mich 
ist, kann ich aber auch nicht genau sagen, welche. Daher würde ich 
sagen, verbuche ich es erstmal als Bug und lasse mir einen Workaround 
einfallen.

Falls jemand den Bug bestätigen kann oder eine Lösung anzubieten hat, 
kann er diese ja noch posten.

[MW (Gast)]

Mit der modifizierten pcf habe ich es auch getestet. Dabei "locked" er 
zwar alle IOBs, allerdings auf den falschen Pegel, so dass das auch nix 
wird (siehe Anhang).