Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
IEEE1588 best Master Clock FallenAngel 0
Ext. Daten mit internem Takt einlesen Micha 7
Multiple Clock Domains Manuel 21
Maximale Clockfrequenz bzw. Sinusfrequenz mit Spartan 3 ? Hans-Werner 8
Takterzeugung 4.8 kHz Stefan 12
Xilinx: CLK not placed in an optimal clock IOB site ? Gast 1
einstellbarer Taktteiler in VHDL Boris M. 27
Wie zwei Taktsignale in einem Prozess verarbeiten? Peterchen 22
timespec für internen Takt aus DCM-Modul Bustel 2
CPLD bei 20MHz Clock Marc08 12
Altera Cyclone III clock - spannung? Tobi 6
PLL direkt auf Ausgang und abschaltbare Clock mit Output DDR Registern Matthias 6
ChipScope-Analyse bei nur teilweise clockenden Designs Paul 3
MAXII internal Clock Marc08 2
Unterschiedliche Clocks und die Hold Zeiten Gast 3
Signal im gleichen Takt zweimal ändern? Markus Z. 12
FiFo-Datenübernahme und -Datenausgabe mittels eigener Takte Martin 13
clock zu verstehen Mido Mido 3
Takt durch FPGA leiten Gast 13
FPGA, Umschalten zwischen 2 ext. Taktquellen Stefan Salewski 6
Spartan-3E, Unterschied Global Clock und Left/Right Clock Stefan Salewski 6
CLOCK Modelsim vs Realität Plau Sein 5
[Quartus] Muß der Takt besonders deklatariert werden? Phil R. 9
Altera MegaWizard fallende Taktflanke Manfred 4
Takterzeugung durch zwei Taktflanken Sebastian Daimlerfahrer 11
FPGA -->Takt (Anfängerfrage) Gerd 6
problem with clock Gast_1 5
Couldn't implement registers for assignments on this clock edge Psycho Dad 2
Timing Constraints bei DCM Takten Christian H. 12
Takt umschalten die X. Hotzenblotz 9
Takt ausgeben Sebastian B. 9
Übertragung von Daten über 2 Taktdomänen beim System Generator amin 5
Mit DCM den Takt der SystemClock generieren GAST 8
Takt abschalten bzw. unterbrechen mit dem Spartan II E Michael 7
Abgeleitete clocks in der Simulation - wie Probleme vermeiden? Matthias F. 7
Clock-Signal um die Hälfte verringern Marcel 5
Wie kann man das Einfuegen von clock buffern unterbinden? Tom 7
Addierer-Ergebnis im nächsten Takt wieder addieren ffjaro 8
Clockphase beeinflussen Hilfesuchender 6
2 FIFOs mit asynchronen Clocks gleiches Verhalten? Matthias F. 4
interne Clock-Leitung mit timing constraints Bustle 7
2. Takt in ModelSim simulieren (ISE: WaveForm) Torben 3
Takte entkoppeln Hans 19
clock-Signal erstellen Gast 1
Clock-Belaster herausfinden Eman 3
Einfacher Clockdoubler im CPLD Der Albi 25
Max. Clockfrequenz. (Verständnissproblem) FPGA-Neuling 4
FSM mit 2 clocks steuern student 5
FSM Problem(Ein zustand als Taktverzögerung) VHDL_Bginner 18
Habe irgendwie den Clock verloren Hans-Werner 4
Sdram mit niedrigem Takt an Cpld Matthias N. 5